Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 220
Текст из файла (страница 220)
Однако значения сигналов управления в синхронном динамическом ОЗУ, так же как и значения сигналов на адресных входах, фиксируются только на нарастающем фронте общего тактового сигнала СЕК с частотой до 133 МГц. Кроме того, в сипхпппных динамических ОЗУ »не 1004 Глава 10. Память и микросхемы типа СРЕС и РРЕА если он имеет неактивный уровень, то другие сигналы управления н сигналы адреса игнорируются.
При записи значения данных принимаются во внимание в момент прохождения фронта тактового сигнала, и при чтении данные поступают на выход по фронту тактового сигнала. Точно так же, как и у обычного динамического ОЗУ, для реализации той или иной операции внутри синхронной памяти требуется выполнить определенное число шагов, а это занимает несколько тактов внешнего тактового сигнала. Внутри синхронного устройства памяти имеется несколько банков динамического ОЗУ, как правило, четыре, в которых могут осуществляться одновременного неслолько операций.
ВкаждомпериодетактовогосигналасигналыуправленияВАЯ 1 САЗ 1 и1а1Е 1 интерпретируются синхронным динамическим ОЗУ как «командное слово», а не как отдельные управляющие воздействия. В тоже время старшие адресные биты воспринимаются ОЗУ как «выбор банка»; они указывают, к какому банку относится команда. Например, «умный» контроллер синхронного динамического ОЗУ может использовать четыре тактовых импульса, для того чтобы инициализировать операции чтения в четырех различных банках, а затем вернуться к первому нз них и считать готовые результаты, затрачивая по одному такту на каждый банк.
Внутренняя синхронизация в синхронном динамическом ОЗУ осуществляется внешним тактовым сигналом, подаваемым на вход СЕК. Как правило, сигнал ПАЗ, поступающий на внутреннюю матрицу, переходит на активный уровень немедленно после прохождения фронта синхросигнала, следующего за подачей команды чтения или команды записи. Для выполнения требований внутренней синхронизации, внутренний сигнал САЗ в микросхеме вырабатывается позднее.
На сколько тактов позже — зависит от частоты тактового сигнала С1 К и быстродействия самой микросхемы памяти. Чтобы удовлетворить различным требованиям, интервал времени между сигналами ВАЯ и САЯ, называемый САЗ-задержкой, делается программируемым. Величина этой задержки и несколько других важных рабочих параметров необходимо загружать в синхронное динамическое ОЗУ при инициализации. Загрузка довольно проста: устройство памяти распознает команду «загрузка параметров», когда одновременно переходят на активный уровень управляющие сигналы ВАЯ 1„САЗ ЕиМ1Е 1„а сами параметры поступают на адресные линии. 10.5. Интегральные схемы типа СР1.0 С момента своего появления несколько лет назад программируемые логические устройства (ПЛУ) типа 16Ч8 и 22Ч! 0 стали основным, очень гибким инструментом цифрового проектирования.
По мере развития технологии ИС, естественно, возрастал интерес к созданию ПЛУ с более развитой архитектурой, что позвол ило бы воспользоваться достоинствами повышенной плотности упаковки в кристалле. Вопрос заключается в следующем: почему производители не пошли по пути увеличения существующих устройств? Плотность упаковки в динамических ОЗУ, например, увеличилась за последние 10 лет в 64 раза. Почему производители ПЛУ не смогли перейти от ИС 16Ч8 к выпуску более крупных ИС '*128Ч64"? Такое устройство имело бы 64 входных 10.5. Интегральные схемы типа СР1.0 1005 вывода, 64 1?О-вывода и некоторое количество термов-произведений (скажем, 8) со 128-переменными лля каждой из 128 своих логических макроячеек.
В таком устройстве можно было бы обьединить функции, реализуемые большим числом ИС ! 6Ч8, н предложить потрясающую эффективность и гибкость функционального использования любых входных и выходных сигналов. Было ли это возможно? Да, микросхема 128Ч64 была бы очень гибким компонентом, но она не обладаза бы очень хорошими характеристиками. В отличие от ИС 16Ч8, у которой на каждый элемент И приходится 32 входа (! 6 сигналов и 16 их дополнений), в устройстве 128Ч64 у каждого элемента И было бы 256 входов. Из-за влияния емкостей, токов утечки и по другим причинам такая большая структура монтажного И была бы, по крайней мере, в восемь раз медленнее, чем матрица И в ИС 16Ч8. С точки зрения производителя ситуация выглядит еще хуже: в микросхеме ! 28Ч64 экономически очень не эффективно использовалась бы площадь кристалла, Потребовался бы кристалл с площадью примерно в 64 раза больше, чем для ИС 16Ч8, при возможном числе входов и выходов всего лишь в восемь раз большем, чем у ИС ! 6Ч8.
Другими словами, для и-кратного увеличения логики (в терминах числа входов, выходов и элементов И) микросхеме 128Ч64 понадобился бы кристалл с площадью, в и раз большей. С точки зрения эффективного использования площади кристалла умный разработчик выиграл бы, разбив желаемую функцию так, чтобы реализовать ее на восьми ИС 16Ч8, если только такое разбиение возможно. Эта идея была использована в сложных програлалнруемых логических устройствах (сотр!гх рго8гаттаб!е !о8!с Ывг!се, СРйР). Как показано на рис. 10.37, ИС типа СРАНО является всего лишь совокупностью отдельных ПЛУ на одном кристалле с программируемой структурой взаимных связей, которая позволяет отдельным ПЛУ в пределах кристалла подключаться друг к другу так же, как это мог бы сделать талантливый разработчик с отдельными ПЛУ вне кристалла.
Здесь площадь кристалла, необходимая для реализации увеличенной в и раз логики, равна площади только и одиночных ПЛУ плюс площадь, занимаемая программируемой структурой взаимных связей. Рис. 10.37. Общая архитектура ИС типа СРЮ 1006 Глава 10. Память и микросхемы типа СРЕО и РРОА Разные производители перепробовали много различных вариантов обшей архитектуры, показанной на рисунке. Эти варианты отличаются блоками ПЛУ (состоящими из матрицы И и макроячеек), блоками ввода/вывола и структурой программируемых соединений. В данном параграфе мы рассмотрим каждую из этих составляющих, воспользовавшись в качестве примера архитектурой ИС типа СРЬП серии 9500 фирмы Х111пх.
10.5.1. Семейство ИС ХС9500 фирмы ХШпх Микросхемы ХС9500 фирмы Х111пх представляют собой семейство ИС типа СРЬП одинаковой архитектуры, но с различным числом внешних 1/О-выводов и с разным числом внутренних ПЛУ, которые фирма Х111пх называет функчиональными блоками ряс//опа! Ыос/гл, ГВл). Как мы увидим позже, у каждого внутреннего ПЛУ 36 входов, оно содержит 13 макроячеек и имеет 18 выходов; такое ПЛУ можно было бы назвать "36У18". Как следует из табл.
1О. 8, маркировка микросхем, определяется числом имеющихся в них макроячеек. Самый маленький представитель семейства содержит 2 функциональных блока с 36 макроячейками, а самый большой — 16 функциональных блоков с 288 макроячейками. Номер микросхемы ХС9538 ХС9572 ХС95108 ХС95144 ХС95218 ХС95288 Число функциональных блоков и 2/36 4/72 6/108 8/144 12/216 16/288 числомакроячеек; Число 1/О-выводов Тип корпуса 34 34 34 УИБЕР с 44 выводами Р1.СС с 44 выводами СБР с 48 выводами Р1.СС с 84 выводами ТОРР с 100 выводами РСЕР с 100 выводами РОЕР с 160 выводами НАУРР : 208 выводами ВОА : 352 выводами 34 69 72 81 81 81 81 108 133 133 72 166 163 166 192 Табл.
10.8. Функциональные блоки и внешние 1/О-выводы микросхрм типа СР1.0 серии 9500 фирмы Хйпх 10.5. Интегральные схемы типа СРЕС 1007 Другой важной особенностью этого семейства и большинства других семейств ИС типа СРЬТЭ является то, что одна и та же микросхема, скажем ХС95108, выпускается в нескольких различных корпусах.
Это существенно не только с точки зрения удовлетворения требований, предъявляемых различными технологиями производства, но также и для обеспечения определенного выбора и возможности сэкономить на числе внешних 1Ю-выводов. В большинстве случаев не требуется, чтобы все внутренние сигналы конечного автомата или подсистемы были видимы остальной частью системы и использовались ею. Так, ИС ХС95108 содержит 108 внутренних макроячеек, но при ее размещении в корпусе типа РЕСС с 84 выводами наружу могут быть выведены выходы самое большее 69 макроячеек. На самом деле, как правило, большинство из 69 УО-выводов используются как входы, поэтому извне будет доступно еще меньшее число выходов.
И это правильно: остальные выходы макроячеек вполне можно использовать внутри, так как к ним можно подключиться внутри через структуру программируемых соединений. Макроячейки, выходы которых доступны только внутри, иногда называют скрытыми макроячейками (Ьиаегг гласгосе!Ь). Еще одним важным обстоятельством является то, что в одной строке в табл. 10.8 перечислены несколько микросхем. Оказывается, что в одинаковых корпусах любого типа, кроме двух, могут быть размещены, по крайней мере, два различных устройства с совместимыми выводами.
Это значительно облегчает жизнь при изменении проекта в последнюю минуту. Предположим, например, что при проектировании вы выбрали ИС ХС9572 в корпусе РЕСС с 84 выводами. Возможно вы считаете, что 69 110-выводов, имеющихся у этой микросхемы, вполне достаточно. Вы хотели бы воспользоваться ИС ХС9572 из-за ее низкой стоимости. Но если в вашем начальном проекте используются 68 из 72 макроячеек имеющихся внутри данной ИС, то это должно вызвать у вас определенную тревогу (со мной было бы именно так!). Глядя в табл. 10.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
