Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 217
Текст из файла (страница 217)
992 Глава 10. Память и микросхемы типа СРЬС и РРЕА не ь сз ь- оа г оюз ыо« Рис. 10.25. Управление выходными буферами в статическом ОЗУ с двунаправленной шиной данных Обычно статические ОЗУ используют для хранения данных в небольших микропроцессорных системах и часто они встречаются во «встроенных» цифровых системах (в телефонах, тостерах, стабилизаторах напряжения и т.д.). В универсальных вычислительных машинах чаще применяются рассматриваемые в параграфе 10.4 динамические ОЗУ ()ЖАМ), поскольку у них выше плотность размещения ячеек памяти и меньше стоимость в расчете на один бит. Очень быстрые статические ОЗУ часто используются в высокопроизводительных компьютерах в качестве кэш-памяти для сохранения многократно используемых команд и данных. Фактически, необходимость в высоком быстродействии кэшпамяти в персональном компьютере привела к разработке и широкому распространению сверхбыстрого, тактируемого интерфейса ЯКАМ.
Рассмотренные в этом разделе стандартные статические ОЗУ мы будем теперь называть асинхронными статическими ОЗУ (азупспгопоиз олАМ), чтобы отличать их от нового типа памяти, рассматриваемого ниже. *1 0.3.5. Синхронные статические ОЗУ Внутри новой разновидности статических ОЗУ, называемых синхронны ни статическими ОЗУ (вупсйгопаиз Ж4М, ЗолАМ), по-прежнему применяются защелки, но имеется тактируемый интерфейс для сигналов управления, адресных сигналов и сигналов данных. Как показано на рис. ! 0.26, на пути адресных сигналов и сигналов управления находятся внутренние переключаюшиеся по фронту регистры АЯЕО и СЯЕО.
В результате действие, задаваемое перед нарастающим фронтом тактового сигнала, выполняется внутри микросхемы на слезбзощем такте. Прн записи в регистре 1ЫВЕО фиксируются входные данные. Если выходы микросхемы «конвейерные», то в ней имеется регистр О(1ТВЕО, обеспечивающий сохранение данных, выводимых при чтении; в случае «сквозных» выходов регистр ОЦТЯ ЕО отсутствует. Первыми появились Зо)(АМ с задержанной записью и «ввозными выходами (1аге-вгйе гюйАМ з«йй ()оз«-1йгаийй оигригв). При выполнении операции чтения, показанной на рис. 10.27(а), выборка сигналов на входах управления и адресных входах производится на нарастающем фронте такювого сигнала, а внутренний регистр адреса АЯЕО загружается только прн условии, что сигнал АОВ Е имеет активный уровень.
В течение следующего такта происходит обращение к внутренней матрице статического ОЗУ, и считываемые данные поступают на выводы шины данных ОЮ устройства. Возможен также пакетный режим работы такой памяти, 10.3. Статические оперативные ааповяинакпцие устройства 98З при котором данные читаются из следующих одна за другой ячеек.
В этом режиме регистр АЯЕО ведет себя как счетчик, так что нет необходимости в каждом цикле подавать новый адрес. 1Управляющие сигналы, которые поддерживают пакетный режим, на рис. 10.2б и 10.27 не показаны.) АВЕК АСОВ АСЗ 1. С1 К 0УУ 'ь 010 ОЕ Рис. 10.26. Внутренняя структура синхронного статического ОЗУ В цикле записи, изображенном на рис.
10.271Ь), записываемые данные выбираются спустя один так~п после загрузки регистра адреса и врегиенно хранятся во внутреннем регистре ПЧЙЕО. Поэтому по крайней мере на один такт после загрузки адреса дазжна быть залержана подача сигнала А08 ~, чтобы при выполнении записи адрес в регистре АВЕК оставался неизменным. Запись происходит в течение такта, следующего за фронтом, по которому управляющий сигнал записи Оуу 1.
("й1оЬа! туп1е") переходит на активный уровень. Как и при чтении, возможен пакетный режим, когда запись по последовательным адресам осуществляетгк Пе е 994 Глава 10. Память и микросхемы типа СРйдз и РРОД (а) СЕ ЯООЯ [Ь) с«и ясе„т. ите \. ЯЯЕО СЯЕО ЯЯЕО, СЯЕО итинне из «тит Озу шзи«дне шину ОЮ ззед « шнн» ОЮ тяяес зепи«и з шзт ООУ Примечание: сигнал ОУ/ Ь О течение всего времени имеет высоенй уровень Рис. 10.27. Временные диаграммы, поясняющие работу синхронного стати- ческого ОЗУ со сквозными выходами: (а) чтение; (Ь) заг ись (кйе - ожидание) Обратите внимание, что протокол с «задержанной записью» делает невозможным запись в соседних тактах по двум различным адресам в ячейки, не следующие одна за другой; матрица статического ОЗУ простаивает один такт между циклами записи (за исключением работы в пакетном режиме).
С точки зрения внутренних возможностей микросхемы простой статического ОЗУ не является необходимым. Однако протокол с задержанной записью был разработан именно таким, чтобы соответствовать протоколам шины микропроцессоров, в кэш-памяти которых используется синхронное статическое ОЗУ. Память типа ЮйАМ с задержанной записью и с конвейерными выдодаии (1агви гйе оБЯАМ угу)й рурейпед ошриж) подобна памяти предыдущего типа, за исключением того, что между выходом матрицы статического ОЗУ и выходом микросхемы помещен регистр ООТЯЕО, загружаемый при чтении.
Как показано на рис. 10.28, выдача считываемых данных на выводы микросхемы зхдерживается до начала следующего такта, ио это позволяет получать достоверные данные в течение почти всего периода тактового сигнала. Цикл записи выполняется так же, как и в случае памяти со сквозными выходами. Сравнение памяти со сквозными выходами и памяти с конвейерными выходами показывает, что последняя обеспечивает намного лучшее время установления для устройства, на входы которого поступают считываемые данные, и поэтому позволяет системе работать с более высокой тшттовой частотой. Как следует из рис.
10.26, у обычной памяти типа %ВАМ одни и те же выводы используются в качестве входов и выходов данных. В пределах периода тактового сигнала выводы данных можно использовать либо для чтения, либо для записи, но не для того и другого одновременно. Внимательно рассмотрев, как используются шина данных и матрица статического ОЗУ в обоих вариантах памяти типа ЗЗКАМ с задержанной записью, вы увидите, что структура устройства не позволяет выполнить цикл чтения на следующем такте после цикла записи и наоборот (см. задачу 10.32). Таким образом, в случае применения памяти типа ЯВКАМ с задержанной записью за смену режима приходится платить (пугп-агоип«1 репа1гу): внутренняя матрица стагичесино ОЗУ должна простаивать в течение одного периода тактового сигнала, когда за циклом чтения следует цикл записи или наоборот.
10.3. Статические оперативные запоминающие устройства йй Рис. 10.28. Временные диаграм мы, поясняющие выполнение опе раций чтения для памяти тип ЯЗВАМ с задержанной записью у конвейерными выходами (!Фе ожидание) сск СВ,АООЯ АЯЕО, СЯЕО сса ОЗУ ООУЯЕО внвсв нв анну ОЮ Необходимость платить за смену режима отсутствует, если у памяти увить ЮйАМ имеется шина с нулевым временам смены реисима (звга-Ъил-Уигп-агаипс (АВТ) ЮйАМ ХВТ%йАМ).
Временные диаграммы, поясняющие работу памят. типа ЛВТоайАМса сквозными выходами, показаны на рис. ) 0 29. Тип операцис (чтение или запись) определяется управляющим сигналом В/Ю, значение кото рого фиксируется по тому же фронту тактового сигнала, что и значения с и гнал оу на адресных входах. Независимо от выполняемой операции шина О)О использу. ется на следующем такте для передачи записываемых или считываемых данных Какой-либо конфликт в отношении использования шины данных отсутствует пру условии, что сигнал ОЕ подается таким образом, чтобы избежать борьбы на шине между соседними циклами. Но если за циклом записи следует цикл чтения, тс обеим операциям потребуется использовать матрицу статического ОЗУ в пределах одного и того же периода тактового сигнала Чтобы избежать конфликта ресурсов, операция записи откладывается до следующего обращения к статическому ОЗУ, когда зта операция будет возможна.
Такая возможность появляется в том случае, когда на линиях адреса н управления инициируется еще одна операция записи или не выполняется никакой операции. СЗ, АООЯ Аоа ь АЯЕО, СЯЕО ЯУ ЯУУ внснсаннн во 1ПЯЕО, УУАЯЕО суа шн ЯЗ УУУ ЯУ Я4 ЯЗ ЯУ УУ4 УУЗ ЯЗ нннсн в анну ОКУ Рис. 10.29. Временные диаграммы, поясняющие работу памяти типа ЕВТ ЯЗВАМ со сквозными выходами 996 Глава 10. Память и микросхемы типа СРЕО и ЕРОВА Хотя доступ к внутренней матрице статического ОЗУ в памяти типа 7ВТ ЯЗВАМ возможен на каждом такте, достигается это не даром. На время ожидания записи, адрес записи и связанная с ним информация должны быть сохранены в другом регистре ЧЧАВЕО, поскольку регистр АВЕО вновь используется другими операциями; это отражается на цене микросхемы, так как увеличивается площадь кристалла.
Для некоторых приложений более существенным является то, что запись может оказаться задержанной на неопределенное время, если непосредственно за ней следует непрерывная серия циклов чтения. В таком аномальном режиме работы может потребоваться сложный контроллер, способный обнаруживать ситуации, когда в одном из циклов чтения происходит обращение по адресу, по которому только что производилась запись, так как хранящееся в матрице статического ОЗУ значение уже «устарело»! На пути считываемых данных в памяти типа ХВТ ЯКАМ с конвейерными выходами добавлен регистр ООТЯЕО, а в остальном она подобна предыдущему устройству.
В этом ОЗУ как при чтении, так и при записи, шина ВЮ используется в течение второго такта, следующего за фронтом тактового сигнала, по которому была инициирована данная операция. Как и в предыдущем устройстве, запись во внутреннюю матрицу статического ОЗУ задерживается до цикла, в котором запись будет возможна, посредством чего операции чтения предоставляется приоритет. Временные диаграммы, иллюстрирующие работу такой памяти, приведены на рис. 10.30. Как следует из этих диаграмм, необходимо наличие двух внутренних регистров ЧЧАВЕО для хранения адреса записи и двух внутренних регистров 1йВЕЙ для хранения данных, так как на время выполнения последовательных циклов чтения может быть задержано до двух циклов записи.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
