Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 213
Текст из файла (страница 213)
Память и микросхемы типа СР!.0 и РРЕА Часто для применений, требующих энергонезависимого хранения большого количества данных, несколько микросхем флэш-памяти помещаются в один модуль размером с кредитную карту. Наиболее распространенным применением этих модулей является их использование в цифровых камерах, где для запоминания одного изображения с высокой степенью разрешения может потребоваться до 4 Мбайт памяти.
В 1999 году самые большие флэш-карты продавались лидером в этой области, компанией ЯапО!з!с Согрогайоп, и объем нх памяти составлял 192 Мбайта (1536 Мбит). 10.1.5. Входы управления и временные параметры ПЗУ Поскольку выходы ПЗУ часто должны подключаться к шине с тремя состояниями, сигналы в которую в разные моменты времени поступают от различных устройств, большинство серийных микросхем ПЗУ имеют выходы данных с тремя состояниями и вход разрешения выхода ОЕ (оигрш-епаЫе (при!); на этот вход необходимо подать активный уровень, для того чтобы на выходах появились сигналы.
Часто, особенно в тех случаях, когда ПЗУ применяются для хранения программ, к шине подключаются нескольких микросхем ПЗУ, причем в каждый момент времени сигналы на шину выдает только одна из них. Чтобы упростить структуру таких систем, большинство микросхем ПЗУ снабжены входам выбора кристалла СЗ (сй(рте!есг !при!), Для того чтобы вывести выходы ПЗУ из третьего состояния, необходимо подать сигнал активного уровня не только на вход ОЕ, но также и на вход СЗ. На рис. ! 0.12 показано, как можно было бы воспользоваться входами ОЕ и СЗ при включении четырех микросхем ПЗУ 32Кх8 в микропроцессорной системе с требуемым объемом постоянной памяти ! 28 Кбайт. В этом примере микропроцессор имеет 8-разрядную шину данных н 20-разрядную шину адреса, в результате чего адресное пространство составляет 1 Мбайт (2" байтов).
Предполагается, что отведенное под ПЗУ адресное пространство располагается на 128К верхних адресах. Чтобы обеспечить это, с помощью схемы И-НЕ вырабатывается сигнал Н1МЕМ 1„ который переходит иа активный уровень при наличии на адресной 1пнне адреса, соответствующего верхним 128К ячейкам (А19-А17 = 11 !). С помощью дешифратора выбирается одна из четырех микросхем ПЗУ 32Кх8. Выбранное ПЗУ выдает информацию на шину данных только в том случае, когда микропроцессор выполняет операцию чтения, вырабатывая при этом сигнал ЙЕАО, поступающий на все входы ОЕ.
Как мы уже говорили, вход СЗ является не более чем вторым входом разрешения выхода; сигнал на входе СЗ, объединенный логикой И с сигналом на входе ОЕ, переводит выходы с тремя состояниями в активный режим. Однако во многих ПЗУ вход СЗ используется также как вход снижения потребляемой мощности (розгег-доит !при!).
когда сигнал на входе сз имеет неактивный уровень, внутри ПЗУ отключается напряжение питания от дешифраторов, драйверов и мультиплексоров. В этом режиме ожидания (тапа1зу топе) типичное ПЗУ рассеивает менее !О'го мощности, потребляемой в активном рехсиме (аспке тес(е) при активном уровне сигнала на входе СЗ, В схеме, приведенной на рис.
10.12, в ак- 10.1. Постоянные запоминающие устройства 975 тивном режиме одновременно может находиться не более одного ПЗУ, поэтому полная мощность, потребляемая всеми микросхемами ПЗУ, близка к мощности, потребляемой одной микросхемой, а не четырьмя. Рис. 10.12. Декодирование адреса и формирование сигнала выбора ПЗУ в микропроцессорной системе На рис. 10.13 показано, как используются сигналы, поступающие на входы СЯ и ОЕ, внутри типичного ПЗУ. На рис.
10.14 изображены временные характеристики типичного ПЗУ и указаны следующие временные параметры: Г«д Время доступа по шине адреса (асселл Вте )гоги аИ~елл). Зтот параметр определяет задержку между моментом установления стабильных значений сигналов на адресных входах ПЗУ и моментом установления достоверных сигналов на выходах данных. Времн доступа по яхогзу кыбора кристалла (асселл Вгпе 6от с/ггр ле1есг). Зтот параметр характеризует задержку между моментом подачи сигнала на вход СЯ и моментом установления достоверных сигналов на выходах данных.
Зта величина больше времени доступа по шине адреса, если схеме требуется время на переход из режима ожидания в а«тивный режим. Когда сигнал на входе СЯ управляет только разрешением выхода, это время меньше. Время разрешения выдачи данных (оигриг-епаЫе Вте). Значение этого параметра много меньше, чем время доступа. Время разрешения выдачи данных равно задержке между моментом времени, когда сигналы на обоих входах ОЕ и СЯ становятся активными, и моментом, логда выходные каскады с тремя состояниями выходят из высокоомного состояния. В зависимости от того, насколько давно сигналы на адресных входах приняли устано- 976 Глава 10. Память и микросхемы типа СРЕС и РРОД вившиеся значения, сигналы на выходах данных к этому времени могут быть верными или не верными.
Время запрещения выдачи данных (ои(ри(-(((заБ(е ((те). Зта величина равна задержке между моментом установления неактивных значений сигналов на входах ОЕ и СЗ и моментом перехода выходных каскадов с тремя состояниями в высокоомное состояние. Время удержании данных на выходе (ои(ри(-((о!(( Втяе), Время удержания данных на выходе равно интервалу, в течение которого сигналы на выходах данных сохраняют свои значения после изменения адреса или после принятия сигналами на входах ОЕ Е и С8 1 неактивных значений. АО А1 А(п-! Ат Ап(+1 Ап-1 СВ Ь Ое ь 00 0Ь-1 ОЬ-г Рис. 10.13.
Структура ПЗУ, иллюстрирующая использование сигналов, поступающих на входы управления (РОУУЕН О)Ч вЂ” вход управления питанием) АОСЯ ОАТА Рис. 10.14. Временные диаграммы, харакгеризующиа работу ПЗУ (з1аЫе— установившиеся значения, уаИ вЂ” достоверные значения) тб.ч. Постоянные запоминаюЩие устРойства 977 НЕ ВСЕ ВХОДЫ РАВНОЦЕННЫ Рассматривая декодирование и мультиплексирование в схеме на рис.
10 13, можно ожидать, что время доступа для одних адресных входов меньше, чем для других. Если сигналы в тех или иных разрядах адреса появляются с задержкой по отношению к другим, то зту задержку можно скомпенсировать, подавая запаздывающие сигналы на более «быстрые» адресные входы ПЗУ. В конце концов, любой входной сигнал можно подать на любой адресный вход ПЗУ, если вы готовы соответствующим образом изменить содержимое ПЗУ. Однако производители ПЗУ не указывают, какие из входов быстрее, даже тогда, когда таковые имеются. Фактические внутренние электрические характеристики большинства ПЗУ могут быть такими, что различия задержек очень малы и нет смысла беспокоиться по этому поводу. Так же, как и в случае других компонентов, производитель указывает максимальные и, иногда„типичные значения всех временных параметров. Обычно для Г„и г „указываются также минимальные значения.
Минимальное значение г „ часто принимают равным 0; это означает, что минимальная задержка комбинационной логики внутри ПЗУ равна нулю. 10.1.6. Применения ПЗУ Как мы упоминали ранее, самым распространенным применением ПЗУ является хранение программ в микропроцессорных системах. Однако во многих случаях ПЗУ могут обеспечить дешевую реализацию сложных или «случайных» комбинационных функций.
В этом разделе мы приведем в качестве примера пару схем на основе ПЗУ, которые используются в цифровых телефонных сетях. Когда аналоговый речевой сигнал попадает в типичную цифровую телефонную систему, из него берутся выборки 8000 раз в секунду, которые преобразуются в последовательность 8-разрядных байтов, представляющих выборочные значения аналогового сигнала. В разделе 8,5.3 было показано, как можно преобразовывать цифровые выборки речевого сигнала из параллельного формата в последовательный и обратно, но процесс кодирования самих 8-разрядных байтов не был описан. Сейчас мы сделаем это, а затем покажем, как легко можно оперировать с этой закодированной информацией. НЕВЕРОЯТНО БЫСТРЫЕ ПЗУ Реальные задержки в ПЗУ, конечно, никогда ие равны нулю, но они вполне могут быть меньше, чем это необходимо для удовлетворения требования ненулевого времени удержания данных где-то в другом месте в вашем устройстве.
Поэтому лучше предположить, что у ПЗу г „= О, если только вы не знаете, с чем имеете дело в действительности. 878 Глава 10. Память и микросхемы типа СРь0 и РРОА 7 в 6 4 3 г 1 о Рис. 10.15. Формат байта при д-икМ знак показатель экспоненты мантисса Аналоговые сигналы, представленные в этом формате, могут находиться в интервале от -8159. /г до 48159 /к, где /к — произвольный масштабный юэффициент. Весь интервал значений сигнала равен 2 8159, а наименьшая представимая разность составляет всего лишь 2 (при Е = О), поэтому динамический диапазонн равен 20 1о8 8159 или около 78 дБ, что заметно лучше, чем при 8-разрядном линейном кодировании. ДЕНЬГИ НИ ЗА ЧТО...
Применяя //-ИКМ, вы, конечно, ничего не получаете даром. При кодовом уплотнении разность между последовательными значениями при больших амплитудах сигнала больше, чем при малых амплитудах, поэтому при кодировании аналоговых сигналов большой амплитуды ошибки квантования больше (эти ошибки обусловлены различием между значением аналоговой выборки и ближайшим возможным представлением ее в виде кодового слова). Но ошибка квантования выражается в процентах от значения сигнала в выборке; поэтому она остается примерно постоянной в пределах всего диапазона представимых значений. Простейшим 8-разрядным кодированием знака и амплитуды аналогового сигнала могло бы быть его представление в виде 8-разрядных целых чисел в дополнительном коде или в прямом коде со знаком; такой способ кодирования называется линейным кодированием (//пеаг висок//п8).
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
