Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 224
Текст из файла (страница 224)
С помощью мультиплексоров М10 и М15 в триггерах может быть также использован вход разрешения тактового сигнала ЕС. Сигнал ЕС и три других внутренних сигнала выбираются мультиплексорами МЗ вЂ” Мб, изображенными в верхней части рис.! О 44, из четырех различных сигналов, поступающих на входы С1-С4. На выходы ХО и УО выводятся сигналы с выходов триггеров данного логи че ского блока. Если в каком-то логическом блоке триггеры не используются, то с помощью мультиплексоров М11 или М16 осуществляется «сквозное» прохождение на выходы ХО или УО входных сигналов, выбранных мультиплексорами М4 и М6.
При программировании блока узлы, названные "Я!К соп!го1*', задают начальное состояние каждого триггера: 1 или О. Этими узлами устанавливается также, на какой сигнал реагируют триггеры: на общий сигнал установки(сброса !не показанный на рисунке) или на сигнал ЯВ данного логического блока, выбираемый мультиплексором М5. Ничего себе, как много возможностей для программирования! Естественно, что задание структуры логического блока в микросхемах серии ХС4000 — независимо от того, сколько логических блоков они содержат: 3! 36 или только 64, — не выполняется вручную.
Производитель обеспечивает пользователя программой компоновки, которая распределяет, конфигурирует и соединяет логические блоки так, чтобы схема соответствовала описанию проекта на более высоком уровне, то есть описанию на языках АВЕ!., ЧНПЕ или Чег!! оя, либо в виде принципиальной схемы. Давайте вернемся к нашему вопросу: как построить универсальную схему, реазизуюшую логические функции 4 переменных? Если вы решаете эту задачу на уровне вентилей, то она оказывается очень сложной, но если посмотреть на нее с лругой точки зрения, то ее решение значительно облегчается. Любая функция 4 переменных может быть описана таблицей истинности, состоящей из 16 строк. Предположим, что мы храним таблицу истинности в 1-разрядной памяти на 16 слов. Подавая на адресные входы памяти четыре входных бита, мы получаем на выходе значение функции для этой комбинации значений переменных.
Именно такой подход был принят разработчиками ИС типа ЕРОА в фирлге Х!1!пх. Схемы Е и О, вырабатывающие значения логических функций, фактически являются всего лишь очень компактными и быстрыми статическими ОЗУ 10.6. Интегральные схемы типа ЕРОА 1021 1бх1, а схема Н представляет собой статическое ОЗУ 8х!. Когда логический блок используется для выполнения логических операций, при формировании его структуры в статическое ОЗУ из внешнего ПЗУ загружаются таблицы истинности логических функций Е, О и н.
Программирование мультиплексоров, указанных на рис. 10.44, также осуществляется путем загрузки ячеек памяти, представляющих собой отдельные Р-защелки, управляющие мультиплексорами; информация в них тоже заносится при конфигурировании ИС. Такого рода программирование выполняется для всех логических блоков, входящих в состав ИС типа ЕРОА. Помимо удобства программирования, применение памяти для хранения таблиц истин ности имеет другое важное достоинство. Любой логический блок в м икросхеме серии ХС4000 при запуске можно сконфигурировать так, чтобы использовать его в качестве памяти„а не логики. Возможны несколько разных режимов формирования структуры логического блока: ° Два статических ОЗУ /бх/.
Схемы Е и О используются в качестве статических ОЗУ с независимыми адресными входами и входами записываемых данных. Однако вход разрешения записи у них общий. ° Одно статическое ОЗУ 32х/. Одни и те же четыре адресных бита подаются на входы схем Е и 6, а пятый адресный бит, поступающий на схему Н и на схему разрешения записи, позволяет выбирать между верхней и нижней половинамипамяти Еий. ° Асинхронный или синхронный рвжии работы.
Структура упомянутых выше статических ОЗУ может быть сформирована так, чтобы при записи происходила «нормальная» асинхронная фиксация данных, либо запоминание данных осуществлялось по заданному фронту тактового сигнала К. ° Одно статическое ОЗУ /бх/ с двумя портачи.
Возможно независимое выполнение чтения и записи для двух разных ячеек одного и того же статического ОЗУ по двум наборам сигналов на адресных входах. В данном режиме поддерживаются только синхронные операции записи. В этих режимах сигналы на функциональных входах Е1-Е4 и 01 — О4 играют роль адреса, а на входы НО-Н2 логического блока подаются данные и сигнал разрешения записи; сигналы данных, появляющиеся на выходах Е и Сч можно запомнить в триггерах ЕЕ1 и ЕЕ2 или вывести на выходы Х и т' данного логического блока. 1 0.6.3. Блок ввода/вывода Структура блока ввода/вывода (//О Ыас/г, /ОВ) в ИС семейства ХС4000 показана на рис. 10.45.
1/О-вывод можно использовать в качестве входа или выхода, либо в качестве того и другого. У блока ввода/вывода в микросхемах семейства ХС4000 больше средств «логического» управления, чем у его ближайшего «родственника» в ИС типа СРЬР семейства ХС 9500. В частности, на пути входного и выходного сигналов имеются переключающиеся по фронту Р-триггеры, возможность записи в которые определяется мультиплексорами Мб — М7. Размещение входного и выходного триггеров «рядом» с!/О-выводами является особенно полезным свойством ИС типа 1022 Глаца 10. Память и микросхемы типа СРБО и ЕРОА ЕРОА.
Относительно большие задержки при прохождении сигналов от выходов внутренних триггеров логических блоков до блоков ввода/вывода могут затруднить стыковку данной ИС со стороны ее выходов с внешними синхронными системами, если частота тактового сигнала очень высока. Большие задержки от 1~ О-выводов до входов триггеров в логических блоках могут затруднить сопряжение данной ИС со стороны ее входов с внешней системой с точки зрения удовлетворения требованиям по времени установления и времени удержания, если внешние входные сигналы поступают непосредственно на тактовые входы триггеров внутри логических блоков, а не фиксируются сначала триггерами в блоках ввода/вывода. Конечно, применение триггеров в блоках ввода/вывода возможно только в том случае, когда технические требования к внешнему интерфейсу ИС типа ЕРОА допускают «конвейерный режим» работы по входам и выходам.
Вкпкнение резисюра мекду выходом и шеей питания ипи зеиявй Опт ГО ОСЬК Гв !ськем ~ськ ° ° ° ° Рис. 10.45. Блок вводатвывода в ИС семейства ХС4000 Чтобы обеспечить конвейерный режим работы по входу в блоке ввода/вывода ИС серии ХС4000 фактически делается еще один шаг в этом направлении: с помошью мультиплексора М8 на пути к Р-входу входного триггера ЕЕ2 может быть введена задержка. Действие этого элемента заключается в задержке сигнала на Р-входе относительно копий системных тактовых сигналов внутри данной ИС, гарантируюшей, что время удержания по входу относительно внешнего тактового сигнала будет равно нулю. Этот режим достигается, конечно, за счет уве- личениявремениустановления.
10.6. Интегральные схемы типа ГРЕА 1023 Другой возможностью логического управления в блоке ввода/вывода является выбор — с помощью мультиплексоров М1-М4 — полярности четырех входных сигналов, поступающих из матрицы логических блоков по структуре программируемых соединения. Этими входными сигналами являются: выходной бит 011Т, сигнал разрешения Т, открывающий выход с тремя состояниями, выходной тактовый сигнал ОСЕК и сигнал разрешения 1ССКЕЙ по тактовому входу. Подобно блокам вводЫвывода в микросхемах серии ХС9500, в блоках вводак вывода микросхем серии ХС4000 возможно управление аналоговыми параметрами выходного сигнала.
Можно запрограммировать скорость изменения сигнала, вырабатываемого выходным буфером, а между 1Ю-выводом и шиной питания или землей можно включить резистор. 10.6.4. Программируемые соединения Итак, лучшее мы оставили напоследок. Архитектура программируемых соединений в микросхемах серии ХС4000 — прекрасный пример структуры, обеспечивающей богатые возможности образования необходимых связей и занимающей небольшую площадь на поверхности кремниевого кристалла. Как показано на рис. 10.43, каждый логический блок в ИС типа ГРОА окружен структурой соединений, которая в действительности является всего лишь совокупностью «проводов» с возможноскъю подключения к ним посредством соответствующего программирования.
На рис. 10.46 структура соединений в ИС серии ХС4000 изображена немного подробнее. Сигнальные линии действительно не являются «собственностью» какого либо одного логического блока, а матрица логических блоков внутри ИС представляет собой мозаику, составленную точно из таких структур, какая показана на рисунке.
Например, 100-кратное повторение этого рисунка дает матрицу логических блоков микросхемы ХС4003 размером ! Ох10. Связь с соседним баеом Снвь через бек Дальню связь Дальняя Связь Связьс Общий связь чцзвз акинин тактовый бнк биксы ситная Рис. 10.46 Общая стРУктУра соединений в микросхемах серии ХС4000 1024 Глава 10. Память и микросхемы типа СРь0 и РРОА цифрами внутри стрелок указано число сигнальных линий в каждой шине.
Таким образом, мы видим, что у логического блока есть две выходные шины, идущие к логическим блокам, расположенным непосредственно под данным блоком и справа от него. Кроме того, каждый логический блок соединяется с тремя шинами, изображенными над ним, с одной шиной, находящейся под ним и с четырьмя шинами, расположенными слева от него. Сигналы по этим шинам могут передаваться в любом направлении. Четыре сигнальные линии в шине, названной «Общий тактовый сигнал», позволяют логическому блоку наилучшим образом использовать тактовые входные сигналы, обеспечивая малую задержку и минимальный разброс задержек.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
