Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 228
Текст из файла (страница 228)
Такого рода информация сообщается программе разводки печатных плат. Имя сигнала Г»ГКпа! пате). Пользователь может дать имя каждому сигналу, и это следует сделать. Наличие у сигнала имени особенно полезно при моделировании н отладке, но оно не оказывает влияния на разводку печатной платы. Флажок связи (соппесгюп77аЯ. Этот элемент рисунка указывает на соединение одной сигнальной линии с другой на той же странице или на другой. Программа может проверить, все ли исходящие соединения согласуются с входящими. При иерархической организации схемы программа может испол ьзовать флажки связи для условного представления целой страницы в виде одного «блока» с соответствующими именами сигналов. Когда принципиальная схема «введена» в систему САП, вы люжете ее распечатать, но кроме этого у вас появляется масса других возможностей.
Для изготовления устройства можно создать, по крайней мере, два документа: 11.1. Средства автоматизированного проектирования 1037 ° Список компонентов (рагтз lат). В нем содержится перечень компонентов и их позиционное обозначение. ° Список соединений (лет 1тут). Соединение (лет) представляет собой набор выводов, объединенных в один электрический узел или одним сигналом. Список соединений содержит все такие связи, обычно в алфавитном порядке по именам сигналов, в соответствии с принципиальной схемой. Для каждого имени сигнала в этом списке перечисляются выводы компонентов (позиционное обозначение компонента и номер вывода), к которыми относится этот сигнал.
Кроме того, список соединений можно сортировать по позиционным обозначениям компонентов и по номерам их выводов с указанием имени сигнала на каждом выводе; иногда такой список называют списком выводов трт 1тзт). Список компонентов и список соединений являются основными входными данными для процедуры разводки печатной платы. Разработчик может использовать список компонентов также для оценки стоимости схемы и надежности ее работы, а отдел снабжения, очевидно, может воспользоваться им для заказа компонентов.
11.1.3. Временные диаграммы и временные параметры Блок-схемы и принципиальные схемы не единственные графические документы, используемые при разработке цифровой систелты. Существенную часть почти любого пакета документации составляют временные диаграммы.
Большие системы разбиваются на подсистемы меньших размеров, соединенные одна с другой четко определенными интерфейсами. Определение интерфейса обычно содержит не только имена сигналов и выполняемые ими функции, но также и параметры ожидаемого поведения системы во времени. Отправной точкой обычно служат технические требования, накладываемые на максимальное, а иногда и на минимальное значение частоты тактового сигнала. Входы подсистемы предъявляют свои требования в отношении необходимого времени установления и времени удержания сигналов относительно фронта тактового сигнала, Выходные сигналы подсистемы характеризуются своими минимальными и максимальнымии задержками относительно фронта тактового сигнала.
Программы типа ТттптпяРезтяпет (тттты. с1тгспс1сду. сота) могут автоматизировать утомительную задачу вычерчивания сложных временных диаграмм н определения временных характеристик, когда изменение одного из временных параметров может повлиять назначения многих других. 11.1.4. Анализ схемы и моделирование В библиотеке компонентов сложной системы САР имеются не только условные обозначения каждого компонента. Библиотека ИС может содержать модель колтпонента 'тсолтролелт лтоттет), описывающую логическое и электрическое функционирование интегральной схемы.
Языки описания схем типа ЧНРЕ и Чеп!од первоначально предназначались исключительно для моделирования компонентов и собранных из них систем. Такое моделирование позволяет находить логические и временные ошибки. 1038 Глава 11. Практические дополнения В модели ИС указывается, как минимум, является данный вывод входом или выходом. Прн наличии только этой информации программа проверки правильности схемы (!!ел!яп-ги!е с)гескег) может обнаружить некоторые из наиболее распространенных «глупых ошибок» в проекте типа замкнутых между собой выходов и плавающих входов.
Если модель содержит параметры, характеризующие нагружающее действие каждого входа и нагрузочную способность каждого выхода, то программа проверки может также определить, не превышен ли гделибо в схеме коэффициент разветвления по выходу. Следующим шагом является проверка временных соотношений (пт!пе лег)!)саггоп). Даже в отсутствие детальной модели поведения логической ИС, в библиотеке компонентов может быть указана величина задержки в наихудшем случае для каждого пути от входа до выхода, а также время установления и время удержания для синхронных устройств. Используя эту информацию, верификатор временных соотношений (йт!пя лег!))ег) находит в схеме пути с наихудшими задержками, благодаря чему разработчик может определить, укладываются ли задержки в заданные временные границы. Наконец, библиотека может содержать детальную модель каждого логического компонента; в этом случае моделирование (л!ти!аг!оп) позволяет предсказать поведение схемы в целом при любой заданной последовательности входных сигналов.
Разработчик задает входную последовательность, и моделЧэуюи!ая программа (ыти!агог) определяет, как схема будет реагировать на эту последовательность. Результат работы моделирующей программы обычно отображается графически в виде временных диаграмм, которые разработчик мог бы видеть на экране осциллографа или логического анализатора, если бы те же самые сигналы были поданы на входы реальной схемы. В таком режиме можно отладить всю схему без «макетирования», собрать ее на печатной плате, и она заработает с первой попытки. В моделирующей программе для разных типов компонентов используются различные модели.
В программах типа ЯР!СЕ, предназначенных для моделирования аналоговых устройств, используются математические модели, в которых резистор описывается всего лишь одним параметром, а для описания биполярного транзистора требуется от одного до нескольких десятков параметров. На основе этих моделей и в соответствии со структурой схемы моделирующая программа составляет и решает уравнения, описывающее поведение схемы. При цифровом моделировании обычно используется одна из двух следующих моделей каждого логического элемента: Поведенческая модель !Ье)гак!ага! л1ог!е!).
Согласно этой модели программа «понимает» основную функцию, выполняемую логическим элементом. Например, вентиль И понимается как устройство, вырабатывающее на выходе логическую 1 с задержкой ! „после того, как логические единицы устарьн навливаются на всех его входах, и вырабатывающее на выходе логический О с задержкой г „„после того, как логический О подан на любой из его входов, рнь Структурная модель !я!гас!ига! тоде!), Более крупные компоненты можно моделировать, объединяя в группы элементы меньших размеров, описываемые поведенческими моделями. 11.1. Средства автоматизированного проектирования 1039 Мы говорили, что язык ЧНРЕ поддерживает оба типа моделей. Например, в табл. 5.15 приведена поведенческая модель дешифратора Зх8 типа 74х13 8. Одним предложением языка ЧНРЕ (оператором "ах сег" или с помощью других механизмов, не рассматриваемых в этой книге) мы можем задать задержку от входа до выхода.
В табл. 5 14, в качестве альтернативы, приведена структурная модель дешифратора 2х4 в виде набора вентилей, соединенных согласно принципиальной схеме на рис. 5.32. Если имеется информация о временных параметрах отдельных схем в такой структуре (зптг и апс13), то можно точнее предсказать временные параметры структурной модели ббльших размеров, поскольку есть возможность проследить реальный путь, прохождения каждого входного сигнала при переходе с низкого уровня на высокий или в обратном направлении. Обе упомянутые модели называются программными моделями (ло7Ъгаге птос1еЬ), поскольку моделирование работы микросхемы выполняется исключительно программными средствами.
Для некоторых микросхем, в том числе для микропроцессоров и других БИС, требуются огромные програлтмные модели. Во многих случаях изготовители микросхем не предоставляют таких моделей (считается, что они являются частной собственностью изготовителя), и пользователю пришлось бы потратить месяцы или годы для их создания. Чтобы обойти эту проблему, разработчиками современных систем САР был введен третий тип модели: ° Физическая модель 1р1туз1са! тайен), которую иногда называют аппаратной моделью ()таггЫаге тойе1).
Реальный, работающий экземпляр микросхемы подключается к компьютеру, который осуществляет моделирование. Сигналы, вырабатываемые моделирующей программой, подаются на входы реальной интегральной схемы, и наблюдаются выходные сигналы, которые затем используются в качестве входных сигналов при моделировании работы других компонентов. Входной информацией, вводимой разработчиком цифровой аппаратуры при логическомм моделировании, являются принципиальная схема и последовательность входных векторов, подаваемых на схему в процессе моделирования. Как правило, первое, что видит разработчик, — "ххххх"; это означает, что моделирующая программа не может выяснить, какой будет ответ.
Происходит это обычно потому, что в устройстве имеются последовательностные схемы (триггеры и защелки), которые не установлены в определенное начальное состояние. Результат моделирования имеет физический смысл только в том случае, когда все схемы явным образом установлены в известное состояние, даже если для правильной работы реальной системы начальная установка не требуется.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
