Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 178
Текст из файла (страница 178)
8.28 показано, что счетчик можно снабдить главным сигналом раз. решения С!ЧТЕ!ч. Любой из Т-триггеров может переключиться тогда и только тогда, когда сигнал с!чтей имеет единичное значение и равны 1 биты во все" разрядах, младше данного. Как и в случае двоичного счетчика с последовательным переносом, и-разрядный синхронный счетчик можно построить так чтобы на один разряд приходилось фиксированное число логических схем; и;в данном случае в каждом разряде необходимы Т-триггер с входом разрешени~ и 2-входовой вентиль И.
8.4. Счетчики 807 Счетчик, изображенный на рис. 8. 28, иногда называют послед онат еч ьным синхронным счетчикам 1лупсЬопоил лепа1 соитег), поскольку сигналы разрешения проходят через комбинационную логику последовательно от младшего разряда к старшему. Если период тактового сигнала слишком мал, то изменение в младшем разряде счетчика может не успеть дойти за это время до старшего разряда.
Это затруднение преодолено в схеме на рис. 8.29, где сигнал разрешения на входе разрешения Е1Ч каждого триггера вырабатывается соответствуюшим вентилем И всего лишь с одним уровнем логики. В результате получается схема двоичного счетчика с самым высоким быстродействием, который носит название параллельного синхронного счетчика 1лупс1згопоиз рага11е( соипгег), смтЕМ оо аа оа Рис. 8.29. 4-разрядный синхронный двоичный счетчик с параллельной логикой разрешении 8.4.3.
Счетчики в ИС средней степени интеграции и их применение 74х163 Самым популярным счетчиком в ИС средней степени интеграции является 4-разрядный синхронный двоичный счетчик 74х1бЗ с входами сброса и загрузки; сигналы на этих входах имеют низкий активный уровень. Традиционное условное обозначение такого счетчика приведено на рис.
8.30, Работа этого счетчика описывается таблицей состояний 1табл. 8.11), а его принципиальная схема показана на рис. 8.31. Рис. 8.30. Традиционное условное обозн ачение ИС?4х163 868 Тиаеа 8. Практзетескае разработка схем последовательной логики Табл. 8.11. Таблица состояний 4-разрядного двоичного счетчика 74х163 Ввоатя Текущее состояние Сеаттутсщеесостоявме и!е к !.0 к нет нар кзр Ос тю тйа тю к!с~ 68" Од~ 0 О х х 1 1 0 х х О 1 1 1 1 О О х х х т х х х х х х х 1 1 ! 1 1 1 1 1 1 1 1 1 1 1 ! 1 1 1 1 1 ! 1 ! 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 О О 1 1 1 1 Внутри ИС !63 используются не Ттригтеры,арз-триггеры, чтобы упростить функзеяи загрувки е сброса. Н а !заход каждою триггера сигнал поступает с выхода ч входовоте мульзмавсвсяра, соевояезего из вентвля ИЛИ и двух вентилей И.
Выходной сигнал мультиплексора равен О, если подан входной сигнал С!-В Е В противном случае веряикай из вентилей И пропускает входной сигнал данных !А, В, Силн 0) навыход, если подансигиал 111 1 Если ни у одного нз сигналов С!й !. и 0Э Е уровень не является актнвнызт, то нижний из вентилей И пропускает на выход мультиплексорвеыходнойсигнал вентиля ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ. Функция счета е ИС '163 выполняется с помощью вентилей ИСКЛЮЧАЮЩЕЕ ИЛИ -НЕ.
На олма из входов этою вентиля в кикдом разряде поступает бит, хранящийся в этом разряде (СА, СВ, !4С или С0); на другой вход подана логическая 1, благодаря чему иа выходе тпие вентиля вырабатывается дополнение к биту, хранящемуся вдавеом разряде, ио только в том случае, когда оба сигнала разрешения Ев!р и НМТ имеют активный уровень и во всех разрядах счетчика, О 1 О О 1 О О 1 ! О 1 1 1 О О ! 0 0 О 1 1 0 1 1 1 О ! 1 0 ! 1 1 О 0 0 С В А СС 08 СА СС 08 !яд 0 О 0 1 О 6 1 1 1 0 0 1 О ! ! 1 0 1 ! О 0 0 О О 1 О 1 О 0 ! ! О 0 1 О 8.4. Счетчики 809 соо. Рис.
8.3! . Принципиальная схема синхронного 4-разрядного двоичного счетчика 74х163 с цоколевкой для стандартного О! Р-корпуса с 16 выводами младше данного, биты равны 1. Сигнал ПСО («выход сквозного переноса») означает наличие переноса из самого старшего разряда; он равен 1„когда равны 1 биты, хранящиеся во всех разрядах счетчика, и подан сигнал разрешения Е1»7. Несмотря на наличие входа разрешения, счетчики, выполненные в виде ИС средней степени интеграции, часто работают в ненрерывнаи режиме Явегилн7н8 соигивгв), когда счет разрешен постоянно.
На рис. 8.32 показано, какие соединения необходимо осуществить, чтобы счетчик '1бЗ работал в таком режиме, а на рис. 8.33 приведены соответствующие этому режиму временные диаграммы. Обратите внимание: начиная с сигнала ОА, частота переключений в каждом следующем сигнале вдвое меньше, чем в предыдущем. Таким образом, в режиме нен)жрывного счета ИС '163 может играть роль делителя частоты на 2, 4, 8 или ! 6; при этом ненужные старшие разряды игнорируются. 810 Глава 8.
Практическая разработка схем последовательной логики Рис. 8.32. Включение иС 74х1бЗ для работы в ре жиме непрерывного счета 74хзаа ОА с!В ОС 00 ВСО сск ск ов ос ясо сопит Рис. 8.33. Временные диаграммы тактового сигнала и сигналов иа выходах отдельных разрядов в делителе частоты на 16 Заметьте, что счетчик '163 является полностью синхронным; это означает, что сигналы на его выходах изменяются только на нарастающем фронте сигнала С1К. Но в некоторых приложениях бывает необходимо осуществлять сброс асинхронно; это позволяет ИС 74х/6/. У микросхемы '161 такая же цоколевка, как и у ИС '163, но внутри нее вход СОВ 1.
подключен к асинхронным входам сброса ее триггеров. Другими вариантами счетчиков с точно такой же цоколевкой являются ИС 74к/60 и 74х/62; их функции в целом такие же, как и у микросхем '161 и '163, за исключением того, что в них последовательность счета изменена: за состоянием 9 следует состояние О. другими словами, эти ИС представляют собой счетчики по модулю 10; их иногда называют декадными счетчвкаии /г/есаг/е соил/еи). На рис. 8.34 приведены временные диаграммы для счетчиков *160 и '162 в режиме непрерывного счета. Хотя частота сигналов на выходах ОС и ОС равна одной десятой от частоты сигнала С~К, коэффициент заполнения у сигналов ОО и ОС не равен 50%, а сигнал ОВ, хотя и имеет частоту, в пять раз меньшую, чем частота тактового сигнала, его коэффициент заполнения не остается постоянным. Позднее в этом разделе мы покажем, как осуществляется деление частоты на 10 с 50%-ным коэффициентом заполнения у выходного сигнала 8.4.
Счетчики 811 сьоск ол ов ос ао нсо Рис. 8.34. Временные диаграммы тактового сигнала и сигналов на выходах отдельных разрядов делители частоты на 10 в режиме непрерывного счета Счетчик '163 сам по себе считает по модулю 16, но с помощью сигналов СЕР Е н ! 0 1. его можно заставить считать по меньшему модулю, чем 16, укоротив проходимую им последовательность состояний. На рнс. 8.35, например, показано использование ИС '163 в качестве счетчика по модулю 11. Когда счетчик находится в состоянии 15, на выходе ВСО возникает единичный сигнал, который заставляет счетчик перейти в следующее состояние, равное 5; поэтому схема считает от 5 до 15 н снова начинает счет с 5, так что всего в цикле счета 11 состояний.
74х163 СьОСК 00 01 02 03 Рис. 8.36. Применение ИС 74х163 в качестве счетчика по модулю 11 с последовательностью счета 5, 6, ..., 15, 5, 6, ... На рис. 8.36 демонстрируется другой подход к решению задачи о счете по модулю 11. В этой схеме для обнаружения состояния счетчика, равного 10, используется вентиль И-НЕ; сигнал, возникающий на выходе этого вентиля, заставляет счетчик перейти в состояние О.
Обратите внимание на то, что для обнаружения состояния 1О (в двоичной записи — 1010) нужен вентиль только с двумя входами. Хотя для обнаружения состояния С!чт10 = 03 . 02' 01 00' более 812 Глава 8. Практическая разработка схем последовательной логики естественным было бы применение 4-входового вентиля, можно обойтись 2-входовым вентилем благодаря тому, что в проходимой счетчиком последовательности состояний 0 — 10 нет другого состояния с С)3 = ! и О1 = 1. И в общем случае, для обнаружения состояния !у двоичного счетчика, считающего от 0 до Ф, нужно объединить по И выходы только тех разрядов, на которых имеются единицы а двоичном представлении числа й7.
74х1вз С1.0СК ао 01 аг 03 Рис. 8.36. Применение ИС 74х163 в качестве счетчика по модулю 11 с последовательностью счета О, 1, 2,..., 10, О, 1,... Существует много других способов заставить счетчик '163 считать по модулю 11. Выбор того или иного подхода зависит от условий применения; в частности, это может быть один из приведенных способов или их комбинация (ем. задачу 8.3 6). Приведем еще один пример.
В параграфе 2.10 мы обещали показать, как строится схема, осуществляющая счет в десятичном коде с избытком 3, указанном в табл. 2.9. Такая схема на основе ИС ' ! 63 представлена парис. 8.37. С помощью вентиля И-НЕ обнаруживается состояние 1100 и обеспечивается загрузка комбинации 0011 в качестве следующего состояния. На рис. 8.38 приведены результирующие временные диаграммы. Заметьте, что у выходного сигнала С!3 коэффициент заполнения равен 507я — это может быть полезным в ряде приложений.
Включая последовательно несколько ИС 74х163, можно реализовать двоичный счет по модулю, большему 16. На рис. 8.39 показана общая структура такой схемы. Входы С! К, СЫ Е и !33 Е всех ИС '163 соединены параллельно, так что все они переключаются, сбрасываются и загружаются в одно и то же время. Главный сигнал разрешения счета С!ЧТЕН подается на ИС '163, ответственную за младшие разрялы. На выходе ВС04 сигнал возникает только в том случае, если младшая ИС '163 нахс дится в состоянии 15 и подан сигнал разрешения СНТЕН; выход ВС04 соединен с входами разрешения ИС '163, ответственной за старшие разряды.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
