Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 175
Текст из файла (страница 175)
ЯБ. 10, 10Я: ЯТП 1001С; соарамю га» раса (1: 1». ЯТВ '001С; а: со( ЯТВ 1.001С ); »ае саар»аеас, соарес»ос яаая2 рагс (10, 11: 1а ЗТВ 1001С; О: оас ЗТВ 10010 ); еая сосо»аеас, Ьея(а О1: са» рого сар (В,ВК;; 02: аа Я2 р. . Ьар (В,С Яа); ПЗ: ааае2 расо аар (С,ВК,ВЯЗ; Осп аааа2 рого аар (ЯМ, ТОК,Щ); ОЯ: авад2 ра .
Ьар (10,Ы',101); 0 < 10; ок <= ТЯЯ; еас т11»ссЬ »2; Чтобы описать переключение триггеров по фронту, нам необходим один из предопределенных атрибутов сигнала в языке ЧНРŠ— признак еггеп с (е реп с аг(г)Ьи(е). Если "я16» — это имя сигнала, то конструкция "ятс 'етепсо налюбом элементарном шаге по времени выдает значение Сене, когда сигнал Б18 изменяет свое значение, и йа1яе — в противном случае. С помощью признака ерепс можно смоделировать переключающийся по фронту триггер так, как это сделано в таблице Ь.б.
В операторе Тр конструкция »СТ К 'Е явок» ВЫдаЕт ЗНаЧЕНИЕ СК ЗЕ На КаждОМ ПЕрЕПадЕ таКтОВОГО Снтиапа, НО условие »С) к = '1' " обеспечивает присвоение значения () сигналу д только на яарастаго)вез» фронте. Заметьте, что список чувствительности процесса содержит только сигнал С1.К; изменения сигнала () в какое-то другое время в этой функциональной модели не существенны. Табл.8.6. Поведенческая УНР(;модель переключающегося по фронту Р-триггера 11Ьгагу 1ЕЕЕ; оае 1ЕЬЕ.»СЯ 1»кьс Ыво.аы; еасх(у Уам аа рагс (П, С1.К: 1а ЯТП 10010; а: * ята ьас;с ); еас т111; агсьгсессаге у611 ь от тогг 1» ЬеЯга ргосега(СЬЯ) Ьек1а 11 (с' к'»аеас аая ськ ' 1') сьеа а < В; »ая 11; еае ргосее»; еаа УЯ11 Ь; 8.2. Защелки и триггеры 791 Модель Р-триггера можно усовершенствовать, добавив асинхронные входы н инвертированный выход, как у каждого из триггеров а ИС 74х74; такое усовершенствование осушествлено а табл.
8.7. Табл. 8.7. <ЕНР))=модель 0-триггера с установкой в единичное состояние и сбросом, подобного триггерам в ИС 74х74 11Ьгиту 1ЕЕЕ: иее 1ЕЕЕ.ета 1ЪИ1< 1164 е11; еп< 17 741174 те рот< бн С11, Ра 1, СЬК 1: 1П ЯТО 10010; О, ЦИ: ои* Ятс ЬОСТС ); епа ЧИЕЕ74; атоыге<тите чаге74 ь ое 741174 1< и<Епа1 РК, СЬК: ЯТО 10610; Ьекгп рте<ее<(СЬИ 1, СЬК.
Ра 1, РВ, СЪК) Ъекгп РЛ <= по. РИ )л Сьа <= пот СЬИ 1Л 11 (съи ипа Ра) '1' тьеи О с 'о'; Ои < 'с'; <1ета Сьа " '1' ъвеп О <" 'О'; ОИ с '1'; е)етт РК = 1 тъеи О с. '1 ; ОИ <- С ; е1вта (СЬК'еиепе епа Сйк '1') иъев Ц < 0; ОИ < пот 0; епа ЕЕ: епа рто<еее; епа И)1174 Ь; Табл. 8.8. )ЕН0)--модель 16-разрядного регистра со многими функциональ- ными возможностями 11Ьгату 1ЕЕЕ; иве 1ЕЕЕ.вта 1оИ1< 1164.е11; епттту Чтее16 1е ротт (СЫ, СОКЕИ„ ОЕ 1., СЬЕ 1л гп ЯТО 1.001С; О; гп ятс 1061с честок(1 то 16); -- 1прии ьив О: оиг Ято Ой001С чЕСток 11 ъо 16) ); — Оитрит ьив 1еьтее-веете) епа ЧтеЕ16; ит<Ь1ие<тите ЧгеЕ16 01 ЧгеЕ16 Ев е<Япа1 СОК, ОЕ: ЯТО 1001С; — е<11че-ЬЕЕЬ чеге1опв ог в1йпе1в егИие1 10: ЯТО 10010 УЕСТОЕ(1 1о 16); — 1птегпе1 О вгйвп1в ЪеКгп рго<евв(СЪЕ, Сйа 1, СЪК, ОЕ ', ОЕ, 10) ЬеЕап СЕЕ <= пот сък 14 ое < пот оЕ 1; ЕЕ (СОИ '1') ъъеп 10 < (ответе > 'О'); е1ега (СКК'ечепт епа СЬК='1') Евеп 11 1ськеи-'1') ъьеп 10 <= О; епа 11; епа 11; 1е Ое '1' сьев ц < то ягаоьое1<че<иог110), е1ее О <= (ответе > 'Е'); епа 11; еиа р„< „; епа ЧтеЕ16; 792 Глава 8.
Практическая разработка схем последовательной логики В этой более детальной функциональной модели обнаруживается, что выходные сигналы 0 и 1))ч не всегда являются дополнением один другопк это правило ока зывается нарушенным, когда одновременно подаются сигналы сброса и установки в единичное состояние. Однако в этой модели не приняты во внимание такие вре менные характеристики, как задержка распространения, время установления и время удержания, поскольку этот материал выходит за рамки обсуждения воз можностей языка ЧНПЬ в нашей книге. Определяя входы данных и выходы как векторы, можно, конечно, смодели ровать регистры с ббльшим числом разрядов и включить дополнительные фун„ ции.
В табл, 8, 8, например, представлена модель 16-разрядного регистра с выходами с тремя состояниями, входом разрешения тактового сигнала, входом разрешения выхода и входом сброса. Вектор внутренних сигналов 1С использу ется для сохранения сигналов на выходах триггеров, а выходы с тремя состояниями и управление ими определяются так же, как это было сделано в разделе 5,6 4 8.3. Последовательностные ПЛУ 8.3.1.
Биполярные последовательностные ПЛУ Приведенная на рис. 8.! 7 ИС РАИбК8 является представителем первого поколения последовательностных ПЛУ, изготовленных по биполярной (ТТЛ-) технологии. У этой микросхемы восемь основных входов, восемь выходов, общий тактовый сигнал и общий входной сигнал разрешения выхода; схема размещается в корпусе с 20 выводами.
Матрица И вЂ” ИЛИ в ИС РАЬ16К8 — точно такая же, как у комбинационного ПЛУ РА1,16Ь8. Но в ИС РАЬ1688 между матрицей И-ИЛИ и ее восемью выходами 01-08 находятся перекпючающиеся по фронту 0-триперы. Ко всем триггерам подведен общий тактовый сигнал, подаваемый на вход СЬК, и их состояние изменяется на нараста- ОГРАНИЧЕНИЯ СИНТЕЗА Теоретически первый оператор е1 э 1 1' в табл. 8 8 мог бы содержать все условия, которые должны выполняться для присвоения значения )) сигналу 10.
Другимисловами,онмогбыигиетьвид:"е1взй 1СЬК 'етепс) асс) (СЬК= '1) апб 1Ст,кКК = '1') г)зеп...", а не быть вложенным оператором 18 для того, чтобы проверять значение ське)ч. Но сделано это так, как указано в программе, из весьма прагматических соображений, При подготовке этой главы был использован ЧНРЬ-компилятор, способный синтезировать лишь подмножество языка ЧНРЬ; сегодня это справедливо для любого ЧНПЬ-компилятора. В частности, возможность употребления признака "етепк" для задания чувствительности к фронту ограничивалась только той формой, какая указана в данном примере и в ряде других примеров.
Этим в процессе синтеза достигается отображение в переключающийся по фронту 0-триггер. В нашем примере вложенный оператор Тй, проверяющий значение СЬКЕ)Ч, приводит к синтезу логики мультиплЕксирования на 0-входах этихтриггеров. 8.3. Последовательиостные ПЛУ 793 ф„нте этого сигнала.
Прежде чем попасть на внешний вывод ИС, выходной юшем фро л каждого триггера проходит через буфер с тремя состояниями; все буферы упсигнал „ются общим сигналом разрешения выхода ОЕ ~. Как и в комбинационной схеме РА1.1,н б1.8, а внешних регистровых выхолах ИС РАН бй8 вырабатывается сигнал, инерсиый п ~й по отношению к тому, что поступает с выхода матрицы И-ИЛИ. О1 ОЕ ОЕ Е "с 8 17.
Принципиальная схема ИС РАС1668 8озможными входными сигналами для матрицы И вЂ” ИЛИ являются восемь основных входов П вЂ” 18 и восемь выходов Р-триггеров. Подавая сигналы с выходов 794 Глава 8. Практическая разработка схем последовательной логики 0-триггеров на матрицу И вЂ” ИЛИ, легко создавать регистры сдвига, счетчики и конечные автоматы общего вида. В отличие от комбинационных выходов ИС РА0161.8, выходные сигналы 0-триггеров в схеме РА1.16К8 доступны матрице И вЂ” ИЛИ независимо от того, разрешена выдача сигналов на выходы с тремя состояниями 01 — 08 или нет.
Таким образом, внутренние триггеры могут переходить в следующее состояние, являющееся функцией текущего состояния, даже в том случае, когда выходы 01 — 08 заперты. см ог оэ ог ог кв ое г Рис. 8.18. Принципиальная схема ИС РА016йб 8.3. Последовательностные ПЛУ 798 Число входов у матрицы И Название Число Число Ннаш- Двунаправ- Рагистромикроске- выводов входов ние ленные вые мы в корпусе вентиля И входы комбина- выходы ционные выходы Число комбинационных выходов РА! 16!.Я РА1 !ЬК4 РАЕ!Опб РАС!бак РА!.20!.Ь РА1-ООР4 РА1.20кб 20 20 20 20 20 РА! 20дв 24 но Во многих приложениях бывают нужны в ПЛУ как комбинационные, так и последовательностные выходы.
Производители ПЛУ отреагировали на эту потребность выпуском нескольких вариантов ИС типа РА1.1688, в которых у части выходных выводов 0-триггеры опущены, а сами эти выводы наделены способностью быть входами и выходами подобно тому, как это сделано в отношении двунаправленных выводов в ИС РА1.161.8. На рис. 8.18 в качестве примера представлена принципиальная схема ИС РАИбйб, у которой только шесть регистровых выходов. Два вывода — 101 и 108 — являются двунаправленными; они могут служить как входами, так и комбинационными выходами, и у них свои собственные сигналы управления третьим состоянием, наподобие двунаправленных выводов ИС РА1,161.8. Таким образом, возможными входными сигналами для матрицы И вЂ” ИЛИ являются сигналы на восьми внешних входах 11 — 18, выходные сигналы шести 0-триггеров и сигналы на двух двунаправленных выводах 101 н 108, В табл. 8.9 перечислены восемь стандартных биполярных ПЛУ с различным числом входов и выходов разного типа. Во всех микросхемах типа РА1.16хх, указанных й этой таблице, одна и та же матрица И-ИЛИ, в которой имеется по восемь вентилей И на каждый выход с ! 6 возможными входными сигналами и их дополнениями у каждого вентиля И.
Матрицы И-ИЛИ в ИС типа РА1.20хх — такие же, как и в ИС типа РА1.16хх, но с 20 возможными входными сигналами и их дополнениями. На рис. 8.19 указаны условные обозначения всех ПЛУ, упомянутых в табл. 8.9. Табл, 8.9. Характеристики стандартных биполярных ПЛУ 796 Глава 8. Практическая разработка схем последовательной логики РАЫВЯА РАЬ16ЬВ РА1.16ИВ РАЬ16пв РАЬВОВА РАМОй6 РАГВОМ РАМОЯВ Рис.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
