Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 173
Текст из файла (страница 173)
Многоразрядные регистры и защелки Регистром (ген гег) называют совокупность из двух или большего числа стриггеров с общим входом тактового сигнала, Регистры часто применяют для запоминания набора связанных между собой битов, например, для хранения байта ланных в компьютере.
Но тот или иной регистр можно использовать также для сохранения и не связанных между собой битов данных или управляющей инфор. мации; единственное ограничение состоит в том, что все биты запоминаются в один и тот же момент времени. На рис. 8.8 приведены принципиальная схема и условное обозначение регист- ра в ИС средней степени интеграции 74х175. Эта микросхема содержит четыре 8 2. Защелки и триггеры 781 переключаюшихся по фронту 0-триггера с общим тактовым входом и общим асинхронным входом сброса. На выводах этой ИС имеются выходные сигналы р триггеров как с высоким, так и с низким активным уровнем. 10 с (а) га го аа ь (Ь) т4м тз зо за ь 40 яа ь ськ сьп ь Рис. 8.8.
4-разрядный регистр 74х175: (а) принципиальная схема и цоколевка для стандартного 01Р-корпуса с 16 выводами; (Ь) традиционное условное обозначение Сами по себе триггеры в ИС '175 переключаются по отрицательному перепаду, что отмечено на рисунке круж- з аьк ками инверсии на их тактовых входах ССК. Однако в схеме ~ 0(,п имеется также инвертор, благодаря которому переключе- 10 2 нне триггеров происходит в момент положительного пеРепада в тактовом сигнале, подаваемом извне на вывод ССК данной микросхемы.
Обший сигнал сброса с низким 30 активным уровнем С(Я 1 подается на асинхронные входы 40 сброса всех четырех триггеров. Оба сигнала СЬК и С(.й Ь 1 проходят через буферы и только после этого разводятся по четырем триггерам, так что по отношению к источникам этих сигналов регистр ведет себя как одиночная на"Рузка по каждому входу. Это особенно важно в том случае, когда общий тактовый сигнал и сигнал сброса должны быть поданы на большое число таких регистров. На рис.
8.9 показано условное обозначение б-разрядного регистра 74х/74. н нутре н няя структура этой ИС подобна тому, как устроена микросхема 74х 175, за Рис. 8.9. Условное обозначение 6-раз- рядного регистра 74х174 782 Глава 8. Практическая разработка схем последовательной логики исключением того, что добавлены два триггера, а выходы с низким активным уровнем исключены. Во многих цифровых системах- в компьютерах, в узлах телекоммуникаций, в стереосистемах -обрабатываемая информация бывает представлена словами, состоящими из 8,! 6 или 32 битов. Поэтому очень популярны ИС, которые на каждом такте имеют дело с 8 битами. Одной из таких ИС средней степени интеграции является 8-разрядный («октальный») регистр 74х374, состоящий из лереключающихся ло фронту О-триггеров.
Как видно из риз. 8.10, в ИС 74х374 имеется восемь О-триггеров, которые одновременно фиксируют значения сигналов на их входах в момент времени, задаваемый нарастающим фронтом общего тактового сигнала С1.К; в этот же момент времени происходит изменение сигналов на выходах триггеров. Сигнал с выхода каждого триггера поступает на буфер с тремя состояниями, который, в свою очередь, вырабатывает выходной сигнал с высоким активным уровнем.
Все буферы с тремя состояниями управляются общим входным сигналом ОЕ Ес низким активным уровнем (сигналом разрешения выхода). Как и вдругих регистрах, рассмотренных выше, входы управляющих сигналов (ССК и ОЕ С) снабжены буферами, так что ло отношению к источнику каждого из этих сигналов регистр представляет собой одиночную нагрузку. (а) се ь зс чо 7ямп БО гс »с 6« сгх Рис. 8.10.
8-разрядный регистр 74х374: (а) принципиальная схема и цоколевка для стандартного 01Р-корпуса с 20 выводами; ()э) традиционное условное обозначение 8.2. Защелки и триггеры 783 74х273 74Х373 Рис. 8.11. Условное обозначе- ние 8-разрядной защелки 74х373 Рис. 8.12.
Условное обозначение 8-разрядного регистра 74х273 ИС 74х377„условное обозначение которой дано на рис. 8.13(а), представляет собой переключающийся по фронту регистр, подобный регистру '374, но не имеющий выходов стремя состояниями. Вместо этого вывод 1 используется для того, чтобы управлять тактовым входом путем подачи на него сигнала Разрешения Ей 1. Если сигнал Ей 1. имеет низкий уровень в момент, задаваемый нарастающим фронтом тактового сигнала, то в триггеры загружаются входные данные; в противном случае в триггерах сохраняются прежние значения, как это следует из схемы, приведенной на рнс (Ь).
Среди микросхем для поверхностного монтажа в корпусах с большим числом выводов имеются регистры, драйверы н приемопередатчики с е~це ббльшим числом разрядов. Самыми распространенными являются ! 6-разрядные устройства, но существуют также 18-разрядные схемы (с побайтовым контролем четности) и 32 Разрядные схемы. Кроме того, микросхемы в корпусах с ббльшим числом ~ыводов могут обладать ббльшими функпиональными возможностями в отношении управления, такими как сброс, разрешение тактового сигнала, наличие нескольких входов разрешения выхода и даже выбор режима работы — в качестве защелки или в качестве регистра.
разновидностью устройства, подобного ИС 74х374, является микросхема 74„373, условное обозначение которой приведено на рнс. 8.11. ИС '373 состоит не из переключающихся по входу !у-триггеров, а нз !у-зашелок. Выходные сигналы зашелок являются повторением сигналов, действующих на их входах, пока нгнал С имеет активный УРовень; в момент, когда сигнал С пеРеходит на неактивный уровень, происходит защелкивание, то есть запоминаются последние значения входных си~палов. На рнс.
8.12 показан другой вариант 8-разрядного регистра — ИС 74х273. Выходы этой микросхемы не являются выходами с тремя состояниями, поэтому вход ОЕ !. отсутствует, а вместо этого вывод 1 используется для подачи асинхронного сигнала сброса С!.В 1. 784 Глава 8. Практическая разработка схем последовательной логики (а) (Ь) во ськ Рис. 8.13. 8-разрядный регистр?4х377 с управляемым тактовым входом, (а) условное обозначение; (Ь) схематическое изображение того, как ведет себя схема в одном разряде 8.2.6. Описание регистров и защелок на языке АВЕ~. и их реализация в ПЛУ Как мы видели в параграфе 7.11, на языке АВЕ(.
очень легко задавать регистры. В табл. 7.33 была приведена в качестве примера программа иа языке АВЕ1. для 8- разрядного регистра с входом разрешения. Очевидно, что на языке АВЕБ можно обеспечить реализацию почти любых функций по отношению к сигналам на ()- входах регистра по желанию заказчика; единственным ограничением является число входов и число термов-произведений в ПЛУ, в котором предстоит образовать этот регистр. Последовательностные ПЛУ мы рассмотрим в параграфе 8.3. В большинстве последовательностных ПЛУ реализация каких-либо условий в отношении тактового сигнала(например, выбор полярности) ив отношении асинхронных входов (например, различные условия установки в единичное состояние в разных разрядах) затруднена Однако в языке АВЕ1.
имеется подходящий синтаксис, обеспечивающий выполнение желаемых условий в устройствах, допускающих требуемую конфигурацию, как это описано в разделе 7.11.1. Лишь в небольшом числе ПЛУ есть встроенные защелки; значительно более распространенными и, в общем случае, более полезными являются переключающиеся по фронту регистры. Но, воспользовавшись комбинационной логикой и обратной связью, можно синтезировать также и защелку. Например, уравнение возбуждения для ЗВ-защелки имеет вид: 0*=3+В' О. Таким образом, ЗВ-защелку можно было бы образовать, используя один комбинационный выход согласно равенству на языке АВЕБ: () = 84! пав, Более того сигналы 3 и )3, фигурирующие в этих соотношениях, можно заменить более сложными логическими функциями сигналов, действующих на входах ПЛу при единственном ограничении по максимально возможному числу термов-произведений (равному семи иа каждый выход в ИС 1бЧ8С и 16Б8), которое может входить в окончательное уравнение возбужденна.
Петлю обратной связи можно создать толь- 9.2. Защелки и триггеры ?85 в том случае„когда сигнал О выведен на двунаправленный внешний контакт (на воды 102-10? в ИС !А 8С и 16Ь8, но не на выводы О! и 08). Кроме того, выход на этот вывод должен быть постоянно разрешен; в противном случае петля обратной связи будет разорвана, а состояние защелки потеряно. Возможно, удобнее всего создавать на основе комбинационного ПЛУ 0-за,цепку Основное уравнение возбуждения для 0 защелки выглядит так.
О* = С О+ С' О. Однако, как мы видели в Разделе 7.10.1, это уравнение содержит статический источник опасности, и соответствующая схема не запоминает данные надежно. Чтобы построить надежную 0-защелку необходимо вюючить в уравнение возбуждения консенсусный терм: О» = С 0 е С'. О + 0 . О. Переменную 0 в этом уравнении мавиза заменить более сложным выражением ехр«егаюп, но структура уравнения оетаегся прежней: О" =С ехргезл(оп+С О+еяртжлгеп О.
В разделе 7.10.1 было показано, что возможно также более сложное выражение для переменной С. В лабом случае очень важно„чтабы при реализации в ПЛУ был учтен консенсусный терм. При этом компилятор мажет оказать вам плохую услугу, так как на этапе минимизации он обнаружит, чта этот таяня избыточен, и удалитего.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
