Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 171
Текст из файла (страница 171)
СГ.ОСК ВТ1чс г 8161 08118 0АТА2 0АТА1 Рис. 8.2. Поведение синхронной схемы во времени НЕТ В МИРЕ СОВЕРШЕНСТВА! В действительности, идеальных тактовых сигналов не бывает. Одно из несовершенств, с которым сталкивается большинство разработчиков быстродействующих цифровых устройств, заключается в «фазовом сдвиге тактового сигнала». Как мы увидит« в разделе 8,8.
1, данный перепад в тактовом сигнале поступает на входы различных схем а разные моменты времени из-за различия задержек при прохождении сигнала по проводам, из-за разных нагрузок и по другим причинам. Другая неидеальность, находящаяся немного в стороне от общей направленности этого учебника, — это «дрожание тактового сигнала». У тактового сигнала с частотой 10 МГц не каждый период равен точно 100 нс: длительность одного периода может равняться 100.05 нс, а другого — 99.95 нс.
В такой медленной системе это не очень существенно, но в схеме с тактовой частотой 500 МГц то же самое дрожание в пределах 0.1 нс отнимает 5«ьу 2-наносекундного ресурса по времени. У некоторых источников такгового сигнала дрожание еще больше. 1 8.1. Стандарты документации на последовательностные схемы 773 Табл.
8.1. Задержка распространения в наносекундах для некоторых КМОП- н ТТЛ-триггеров, регистров и защелок ()оьт — низкий уровень, Ьс)7 — высокий уровень) т«аист е«ест Номер ИС Тнп. Макс. Тнп. Макс. Мнн. Макс. Тнп. Макс. Г70 аметр '74 с с,СьКТлоаилиб с ~,лйг илнбсйглоаилнб си Оло СЬКТ !ь,потСЬКТ с, С1 кТ от Рйт ил и СсйТ с С1.К 1ои'нлн Ыяъ с Ей или Сьй!ои Ч74 с, С!Ктли а с„,Хйгма с, С»носят сь, С от СЕКТ с,ськто бьпТ с О.К !отт лисияъ СИ 1ои 35 44 6.3 10 40 50 8.1 13 !2 !5 5 з з 0 6 8 3.5 18 23 5 16 20 5 40 50 6.3 Ю 44 55 8.1 13 16 20 5 5 5 0 12 15 3.5 20 25 5 25 З! 5 25 40 25 40 20 5 25 25 21 30 23 35 20 5 25 20 20 Другие сигналы на рис. 8.2 могут быть выходными сигналами триггеров и комбинационной логики или входными сигналами три!теров.
На затемненных участках значения сигналов «безразличны»; их можно было отметить также штриховкой, как на рис. 8.1. На рассматриваемых теперь временных диаграммах изменение всех сигналов происходит сразу же вслед за перепадом в тактовом сигнале. В действительности, выходные сигналы изменяются немного позднее, а изменение входных сигналов может происходить много позднее, вплоть до времени, предшествующего очередному фронту тактового сигнала. Однако «выравнивание» всех сигналов по фронту тактового сигнала позволяет с помощью временных диаграмм яснее отобразить, какая именно функция выполняется на каждом периоде тактового сигнала.
Просто надо помнить, что сигналы, подравненные под тактовый сигнал, изменяются где-то позднее перепада в тактовом сигнале в соответствии с требованиями, предъявляемыми этой схемой к времени установления и времени удержания. В этой главе будет много временных диаграмм такою рода. В табл. 8.1 представлены сообщаемые производителем временные параметры для самых распространенных триггеров, регистров и защелок, выполненных по ТТЛ- и КМОП-технологии. «Типичные» значения указаны для рабочей температуры 25'С, но, в зависимости от логического семейства, они могут относится к типичной ИС и номинальному напряжению питания, либо к изделиям с самыми плохими допустимыми характеристиками при напряжении питания, соответствующем худшему случаю.
Максимальные значения для схем гражданского применения, как правило, выдерживаются во всем диапазоне напряжений и температур, за исключением значений, относящихся к ТТЛ-схемам, которые улазаны для температуры, равной 25'С. Заметьте также, что «максимальные» 1, г„, 1, и 1 — это максимум того, какими должны быть минимальные время установлейия, время удержания, время восстановления и длительность импульса, необходимые для данной интегральной схемы. 774 Глава 8.
Практическая разработка схем последовательной логики Табл. В.3. Задержка распространения а наносекундах для некоторых КЬЯОП- и ТТЛ-триггеров, регистров и защелок (Ьле — низкий уровень, О!!)тт — высокий уровень) (продолжение) мкст та.з гесст гмнст Номер ИС Параметр Тип.
Макс. Тип. Макс. Мии. Макс. Тип. Макс Одни и те же временные параметры могут определяться различными производителями слегка по-разному, и их числовые значения могут не совпадать. Даже один и тот же производитель может использовать различные определения для разных семейств и для ИС с разными номерами в пределах одного семейства. Поэтому значения, приведенные в табл. 8. 1, являются не более чем характерным и„чтобы узнать точные значения соответствующих величин и их определения, вы должны обратиться к справочной информации данного производителя, относящейся к данной микросхеме. '175 С 4,С!Ктдоонлиб с л, ССЛЕдооилиб сн ОдаС1.КТ СС,, О от СЕКТ С„.СО!тот бСйт т СЕК сон илн МВЬ ЖЙ!ое '273 с с, С1ктдоо с,л, бойз да О с, Ода СЕКТ с„, О ат С!.КТ С, СЕКТ от СЕНТ с СЕ.К 1отт илн ЫВЬ с бЕН Еое '373 сФ Ст до О с„.о, О сн Одосз сл, О от СЕ , ой , ой ,бй О с л,бйдоо С 1он или ЫВЬ Зтб с„,СЕКтдао сн ОдоСЕКТ сь О и СЕКТ сиз, бйдо о с сд, бЕ да О с„ас, бЕ до о с л,бйдао с СЕК 1оитилиьсВЬ '377 с,.
СЕКТ до О сн О до СЕКТ СЬ О от СЕКТ Сн йи да СЕКТ сс„ЕН от СЕКТ СЕК!он или Ьтвь 33 41 35 44 20 25 5 5 5 5 20 25 20 25 ЗО ЗВ 6.8 32 40 85 12 15 3 3 10 13 ЗЗ 25 12 15 35 44 8.5 32 40 5.9 10 !3 5 5 35 44 35 44 35 44 35 44 !б 20 33 41 6.4 12 15 5 5 28 35 28 35 30 ЗВ 30 38 1б 20 38 48 12 15 3 3 12 15 5 5 20 25 11 2 12.6 2 5 0 2.5 6.5 б 14.5 2 105 1.5 1.5 3.5 12 1.5 12 1.5 13.5 1.5 !3.5 1.5 6.5 1 1.5 2 25 2.5 12 !5 12 1.5 12.5 1.5 12.5 1.5 6.5 2 21 30 23 35 20 25 20 20 7.2 18 27 7.2 18 27 2 20 1.5 5 2 25 4 20 5 20 8.5 24 36 5.2 18 27 2 0 1.5 10 65 12 20 6.5 16 25 5,5 16 28 5.5 22 36 5 15 65 22 34 2 20 1.5 0 6.5 18 6.5 24 5.5 28 55 36 5 15 72 18 27 2 20 1,5 5 2 25 1.5 5 б 20 8.2. Защелки и триггеры 778 8.2.
Защелки и триггеры 8.2.1. Защелки и триггеры в ИС малой степени интеграции Имеется несколько различных типов зашелок и триггеров, доступных поодиночке в микросхемах малой степени интеграции. Эти устройства иногда используются при создании конечных автоматов и «неструктурированных» последовательностных схем, которые не попадают ни в одну из категорий, рассматриваемых в этой главе позднее: регистры сдвига, счетчики и другие по еледодательностные ИС средней степени интеграции. В настоящее время отдельные защелки и триггеры практически не используются, так как их функции реализуются в ПЛУ и в ИС типа г РОА.
Тем не менее, какое-то количество таких дискретных элементов все еще встречается во многих цифровых системах, поэтому важно познакомиться с ними. Иа рис. 8.3 приведена цоколевка нескольких ИС малой степени интеграции с последовательностными элементами. Только в одной из микросхем, указанных на рисунке, — в ИС 74х375 — имеется четыре 0-защелки, похожие по выполняемой нми функции на «классическую» 0-защелку, рассмотренную в разделе 7.2.4.
Из-за ограничения по числу выводов защелки объединены попарно и имеют общий управляющий сигнал С в каждой паре. мазы рис. 8 3. Цоколевка ИС малой степени интеграции с защелками и триггерами Самой важной среди микросхем, представленных парис. 8 3, является ИС 74х74, содержащая два независимых 0-триггера, переключающихся по положительному Фронту, с входом установки в единичное состояние и входом сброса. В разделе 7.2.5 уже были рассмотрены выполняемые таким триггером функции, его временные диаграммы и внутренняя структура. Помимо использования триггеров из ИС 74х74 «от случая к случаю», их быстродействующие варианты, имеющиеся, например, в таких микросхемах, как 74г 74 и 74АС774, находят применение в устройствах синхронизации для асинхронных входных сигналов, о чем пойдет речь в параграфе 8.9.
ИС 74х! 09 содержит переключающийся по положительному фронту,3 К -триггер с "из«им актнвныч уровнем сигнала на входе К гэтот сигнал называется К или К $ ). ВнутРенняя структура такого триггера была рассмотрена в разделе 7.2ПО. В ИС 74хП2 имеется другой 4К-трютер с нюкнм активным уровнем тактового сигнала, 778 Глава 8. Пракзмческая разработка схем последовательной логики "8.2.2. Защита отдребезга при переключении Распространенным применением защелок и простых элементов с двумя устойчивыми состояниями является зашита от дребезга при переключении. Вы все хорошо знакомы с электрическими выключателями: вы пользуетесь ими на каждом шагу, зажигая свет, включая пылесос или другую бытовую технику. В цифровых системах с помощью переключателя происходит подключение к источнику постоянного логического сигнала, равного О или 1; такое подключение часто называют «подачей входного сигнала от пользователя». Но применительно к цифровым системам необходимо рассмотреть процедуру переключения в другом аспекте, представив себе ее развернутой во времени.
Только в темпе сравнительно медленно действующего человека вкшочение или выключение происходит как бы мгновенно. Быстродействующая цифровая логика различает в этой процедуре несколько фаз. На рис. 8.4(а) показано, как можно воспользоваться однополюсным переключателем на одно направление для того, чтобы выработать одиночный логический входной сигнал.
Резистор, соединяющий вход логического элемента с шиной питания, обеспечивает единичное значение входного сигнала, когда ключ разомкнут. Если кнопка, управляющая ключом, нажата, то вход логического элемента соединен с землей, в результате чего входной сигнал принимает нулевое значение. «5В момент первое Ггт~ ВЮ/ Ц +5В ВМЬ 1 0$вт О Рис. 8.4. Переключение входного сигнала без защиты от дребезга (Яйло†земля) Как видно эп рис. (Ь), проходит некоторое время после нажатия кнопки, прахове чем подвижный впнтакт коснется заземленною контакта Коснувшись заземленного контакта в первый раз, подвижный контакт не остается вэтом положении надолго, а совершает несколько отслоков и только после этого оюнчатеяьно устанавливается в замкнутом состоянии.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
