Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 121
Текст из файла (страница 121)
Создайте из отдельных вентилей 3-входовую комбинационную схему с 2-мя выходами, которая осуществляла бы преобразование кода, указанное в предыдущей задаче. 5.63.Добавьте вход управления третьим состоянием по выходу ОЕ мультиплексору, описанному на языке ЧНРЬ в табл. 5.43. Ваше решение должно содержать только один процесс. 5 64.16-разрядная схема быстрого сдвига (Багге! а)хр)ег) является комбинационной логической схемой с 16 входами данных, 16 выходами данных и 4 входами управления. Выходное слово равно входному слову, циклически сдвинутому на некоторое число разрядов, определяемое сигналами на входах управления.
Например, если входное слово имеет вид: АВСР ЕРОНЫКЬМ НОР (каждый символ представляет собой один бнт), а сигналы на входах управления равны 0101 (5), то выходное слово равно ЕОНРКЬМ НОРАВСРЕ. Постройте 16-разрядное устройство быстрого сдвига, используя комбинационные микросхемы средней степени интеграции, рассмотренные в этой главе. Ваше устройство должно содержать не более 20 микросхем.
Не рисуйте полную схему; составьте структурную схему, опишите ее в общих чертах и укажите общее число и типы необходимых ИС. 5 65.Напишите программу на языке АВЕЬ для схемы быстрого сдвига из задачи 5.64. 5.66. Напишите программу на языке ЧНРЬ для схемы быстрого сдвига из задачи 5.64. 5 67. Разработчик, создавая схему, приведенную на рис. 5 76, случайно использовал микросхемы 74х00 вместо '08 и обнаружил, что схема осталась работоспособной, за исключением того, что изменился активный уровень сигнала ЕНВОЙ. Как зто оказалось возможным? 5.68. Схему проверки на нечетность с 2" входами можно построить на 2" — 1 схемах ИСКЛЮЧАЮЩЕЕ ИЛИ.
Опишите два разных варианта этой схемы, один из которых дает минимальную задержку распространения от входа до выхода в наихудшем случае, а другой — максимальную задержку. Для каждого варианта укажите наибольшее число схем ИСКЛЮЧАЮЩЕЕ ИЛИ, вносящих задержки, н опишите ситуацию, в которой каждый из вариантов мог бы быть предпочтительнее,чемдругой. 5.69. Запишите 4-шаговый итерационный алгоритм, соответствующий итерационной схеме компаратора на рис.
5.80. 5. 70. Напишите программу на языке ЧНР1. для 16-разрядного итерационного компаратора, воспользовавшись схемой, щэиведенной парис. 5.80. Используйте возможности оператора Кй опекам е" языка ЧНР1.. 540 Глава 6. Практическая разработка схем комбинационной логики 5 71. Используя пять микросхем 74х85, постройте такую древовидную структуру 16-разрядного компаратора, чтобы максимальная задержка при сравнении равнялась удвоенной задержке одной микросхемы 74х85. 5.72. Напишите программу иа языке ЧНР1.
для устройства с функциональными возможностями микросхемы 74х85. 5.73. Запишите таблицу истинности и нарисуйте схему, состоящую из логических вентилей и реализующую ту же логическую функцию, что и КМОП-схема, приведенная на рис. Х5.73. 5.74. Постройте компаратор, подобный компаратору 74х85, который мог бы быть применен при обратном порядке соединения каскадов, а именно: при сравнении, например, 12-разрядных чисел, выходы ком паратора старших разрядов соединялись бы с входами для каскадного включения компаратора средних разрядов, а выходы компаратора средних разрядов соединялись бы с входами для каскадного включения ком паратора младших разрядов. Не надо выполнять логическое проектирование в полном объеме и рисовать всю схему, достаточно составить таблицу истинности и описать словами взаи- мосвязи в 12-разрядном компараторе.
5.75. Постройте 24-разрядный компаратор на трех микросхемах 74хб82, используя при необходимости дополнительные вентили. Ваша схема должна сравнивать Задачи 541 два 24-разрядных числа без знака Р и О и вырабатывать два выходных сигнала, принимающих единичные значения при Р = О и Р > О соответственно. 5.76. Используя информацию из табл.
5.3, определите максимальную задержку распространения сигнала от любого входа в шинах А нлн В до любого выхода в шине Р в схеме парис. 5.96 при ее работе в режиме 16-разрядного сумматора с ускоренным переносом. Можно воспользоваться методом анализа «в худшем случае», 5 77. Воспользовавшись щэивципиальной схемой сумматора 74х283, изображенной на рис. 5. 91, напишите логическое выражение для сигнала иа выходе 82 в зависимости от сигналов на входлх н докажите, что он действительно, как и утверждается, равен третьему биту суммы при двоичном сложении.
Можно предположить, что со = 0 (то есть игнорировать со) 5.78. Опираясь на справочные данные для схемы ускоренного переноса 748182, определите, действительно лн сигналы на ее выходах соответствуют равенствам, приведенным в разделе 5.10.7. 5.79. Оцените число терм оп-произведений в минимальном выражении вида «су мма произведений» для сигнала на выходе с 32-разрядного двоичного сумматора.
Ответ должен быть более конкретным, чем слова «миллиарды и миллиарды». Обоснуйте ваш ответ. 5.80. Нарисуйте принципиальную схему 64-разрядного АЛУ на шестнадцати микросхемахх 74х181 с двухуровневой схемой ускоренного переноса на пяти микросхемах 748182. У схем '181 необходимо показать только входы С1Ы и выходыр Ьиб 1 5 8Ь Опишите модель АЛУ 74х181 на языке ЧНОЬ. 5. 82. Покажите, как реализовать каждую из следующих четырех функций, используяуя одну ИС малой степени интеграции н одну микросхему 74х138: Р1=Х' т" 2'+Х У 2 Е2=Х' т' 2+Х т' 2' РЗ=Х' т' 2' +Х т' .2 Г4=Х У' 2' +Х' .У 2 5.83. Определите задержку распространения сигналов в умножителе, изображенном на рис. 5.98, в наихудшем случае, считая, что задержка распространенна сигнала от входа любого сумматора до его выхода суммы вдвое больше задержки до выхода переноса.
Повторите задачу, принимая противоположное соотношение между задержками сигналов. Если бы вы проектировали ячейку сумматора с самого начала, для какого из путей вы предпочли бы меньшую задержку? Имеется лн оптимальное соотношение между значениями этих задержек? 5 84 Повторите предыдущую задачу для умножителя, представленного на рис. 5.99. 5.85.
Постройте специализированный дешифратор, работающий согласно табл. Х5.85, используя ИС малой и средней степени интеграции. Минимизируйте число используемых корпусов ИС. 542 Гиааа 5. Практические разработкасхем комбинационной логики Табл. Х5.85. Активизируемый С8 Ь А2 А1 Ао 1 х х х О 0 0 х 0 0 х О 0 0 1 х 0 0 х ! О 1 0 х 0 1 х 0 0 1 1 х 0 ! х 1 5.86 Повторите задачу 5.85, написав программу на языке АВЕЬ и имея в виду реализацию на одной микросхеме ПАЬ! 6Ч8. 5.87 Повторите задачу 5.85, написав программу на языке ЧНРЬ. 5.88 Для юда Хэмминга, реализуемого схемой, изображенной на рис.
5.77, напишите ЧНРЬ-программу объекта, юторый был бы кодером Хэмминга с 4- разрядным входом данных и 7-разрядным кодовым словом на выходе. 5 89 Напишите программу на языке АВЕ1,, имея в виду реализацию на одной микросхеме ОАЬ! 6Ч8 специализированного мультиплексора с четырьмя 3- разрядными входными шинами Р, О, й, Т и тремя входами для сигналов управления 82-80, с помощью которых, согласно табл. Х5.89, выбирают одну из шин так, что сигналы с этой шины поступают на 3-разрядную выходную шинуУ, Табл. Х5.89.
82 81 80 5 90 Постройте специализированный мультиплексор с четырьмя 4-разрядными входными шинами Р, О, В и Т, в котором выбор одной из шин осуществляется согласно табл. Х5. 89, так что сигналы с выбранной шины поступают на 4- разрядную выходную шину т'. Воспользуйтесь двумя микросхемами 74х153 и преобразователем кода, который отображает восемь возможных комбинаций сигналов на входах 82-80 в четыре кодовых слова выбора для микросхем 74х!53, Выберите такой код, при котором размеры щзеобразователя юда и задержка распространения были бы минимальными. 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 ! 1 1 0 1 1 1 Р Р Р 0 Р й Т ни один В!ЬЬ Ь МАЯУ Ь ЮАМ !.
РАОЬ Ь АММА !. ГЯЕР Ь РАЧЕ Ь КАТЕ ! Задачи 843 5.91. Постройте специализированный мультиплексоре пятью 4-разрядными входными шинами А, В, С, О и Е, в котором выбор одной из шин, осуществляется согласно табл. Х5.91, так что сигналы с выбранной шины поступают на 4- разрядную выходную шину Т. Можно использовать не больше трех ИС малой и средней степени интеграции. Табл. Х8.91. Зыби!заем ый 82 81 80 ап 0 0 0 А 0 0 ! В 0 1 0 А 0 1 1 С 1 0 0 А 1 0 ! О 1 1 О А 1 1 Е 5.92. Повторите задачу 5.91, написав программу на языке АВЕЬ и имея в виду реализацию на одном нли большем числе устройств РАЬ/ОАЬ, описанных в этой главе. М нннм из пру йте число таких устройств и их размеры. 5.93.
Постройте 3-разрядную схему совпадения с шестью входами 8ЬОТ [2-0] и 6ВАЙТ [2-0] и одним выходом МАТСН ! с низким активным уровнем сигнала. Когда схема устанавливается в систему, на входы 8ЬОТ подаются фиксированные значения, а сигналы на входах 6ВАНТ при нормальной работе системы изменяются циклически. Применяя только ИС малой и средней степени интеграции, упомянутые в табл. 5.2 и 5.3, постройте компвратор с минимальным возможным значением максимальной задержки распространения сигнала от входов 6ВАМТ [2-0] до выхода МАТСН Ь. [3амечавиег Автору пришлось решать эту проблему «в реальной жизни» при проектировании 25-мегагерцной системы, где существенным оказалось сокращение на 2 нс задержки прохождения сигнала по основному пути.) ВИБЛИ ТЕКА ВР МЕННОЙ ЛЕКТРОНИКИ Джон Ф. Узйкерли Проектирование цифровых устройств ТОМ П Перевод с английского ЕВ.
Воронова, А.Л. Ларина ПОСТМАРКЕТ МОСКВА 2002 Д,"к. Ф. Уэйкерли Проектирование цифровых устройств, том 2. Москва: Постмаркет, 2002. — 528 с. Основополагающий учебник, в котором рассмотрены все направления современной цифровой электроники. Особое внимание уделено программируемым логическим интегральным схемам (ПЛИС). На двух прилагаемых лазерных дисках размещено программное обеспечение фирмы Х!!!пз. Предназначен для студентов, аспирантов и преподавателей ВУЗов, разработчиковв аппаратуры. 1БВР! 5-901095-12-Х ©2000. !994, !990Ьу Ргепйсе Най О 2002, перевод на русский язык ЗАО «Предприятие Постмаркет» 553 554 554 557 561 562 564 „„619 .... 621 .622 .622 .624 .625 .626 ..629 .630 .631 „„, „„...............632 с входом разрешения .....
636 ..636 Содержание Глава б. Примеры проектировании комбинационных схем .................. „ 6,1. Примеры проектирования на основе стандартных блоков..............„ 6.1.1. Устройство быстрого сдвига., 6.1.2. Простой шифратор для получения чисел с плавающей точкой б.1.3. Двойной приоритетный шифратор, 6.!.4. Расширение компараторов . 6.1.5.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
