Джон Ф.Уэйкерли Проектирование цифровых устройств. Том I (2002) (1095889), страница 123
Текст из файла (страница 123)
Интегральные схемы типа РРОА. 10.6.!. Семейство ИС типа РРОА ХС4000 фирмы Х!Бпх ..... 10.6.2. Перестраиваемый логический блок 10.6.3. Блок ввода/вывода 10.6,4. Программируемые соединения. Обзор л иге ратуры Упражнения.. Задачи ... Глава 11. Практические дополнения .. 11.! . Средства автоматизированного проектирования ............ 1!.1.1. Языки описания схем 11.1.2. Ввод схемы .
11.1.3. Временные диаграммы и временные параметры ... 11.1.4. Анализ схемы и моделирование... ! 1.1.5. Разработка печатной платы .. .... 959 .... 960 .... 961 .... 965 .967 ....... 9 7 0 ....... 9 74 . 9 7 7 ....... 9 8 3 ......, 9 3 4 ....... 9 84 ,...... 9 8 6 ....... 9 8 3 ....... 9 9 0 .......
9 9 7 ....... 9 9 7 .....1000 ..1003 .1004 .....1006 .....1008 .!012 .1013 .10!6 ..... 1 0 1 7 .... 1 0 ! 9 . 1 О 2 ! . . 1 О 2 3 . 1 02 7 . 1 О 2 8 ....1028 1033 ....1033 1034 1034 .... 1037 !037 ....1040 552 Оглавление !1.2. Проектирование, предусматриваощее тестируемость ........ 1!.2.1. Тестирование 11.2.2.
Тестер с игольчатыми контактами и внутрисхемное тестирование......................... 11.2.3. Методы сканирования 11.3. Оценка надежности цифровой системы ......... 11.3.1. Интенсивность отказов . 1!.3.2. Надежность и среднее время между отказами ..........., 11.3.3. Надежность системы 11.4. Длинные линии, отражения и согласованная нагрузка ......„.. 11,4.1. Основы теории длинных линий 11.4.2. Передача логических сигналов по длинным линиям ...
11.4.3. Согласованные нагрузки на концах линий передачи логических сигналов ....... Обзор литературы ... Алфавитный указатель . ....104! ... 1042 .. 1043 .„1047 .... 1048 . 1050 ....! 052 1052 .... 1054 1054 .... !057 1061 1063 1065 ПРИМЕРЫ ПРОЕКТИРОВАНИЯ КОМБИНАЦИОННЫХ СХЕМ предыдущих главах рассмотрены основные понятия, относящиеся к истемам счисления, цифровым схемам и комбинационной логике, и писаны главные составные блоки комбинационных устройств: деш ифраторы, мультиплексоры и т.п. Все это является необходимой основой. Но конечной целью при изучении цифровой электроники является способность решать реальные задачи, возникающие в процессе разработки цифровых систем. Как правило, для решения этих задач, помимо чтения учебника, требуется опыт.
В этой главе мы пытаемся дать вам возможность продвинуться в этом направлении, разбирая примеры проектирования больших комбинационных схем. Глава состоит из трех параграфов. Первый параграф содержит примеры проектирования путем использования стандартных комбинационных схем. Эти примеры рассматриваются в терминах функций, реализуемых посредством ИС средней степени интеграции. Но те же самые функции широко используются при разработке на основе специализированных ИС и микросхем типа РРОА. Основная мысль здесь состоит в том, чтобы показать, что требуемую комбинационную функцию часто можно реализовать, используя набор меньших по размерам стандартных блоков. Это важно по двум причинам: во-первых, иерархический подход обычно упрощает задачу проектирования в целом; во-вторых, меньшие стандартные блоки часто более эффективно и оптимально реализуются внутри ИС типа ГРОА и в специализированных ИС по сравнению с тем, чего вы добились бы, описав требуемое устройство как единое целое и поручив программным средствам его синтезировать.
Во втором параграфе приведены примеры проектирования на языке АВЕЬ. При этом предполагается, что реализация будет осуществлена на небольших ПЛУ типа 16У8 и 80Ч8. Помимо собственно использования языка АВЕЬ, некоторые примеры служат иллюстрацией того, как нужно принимать решение о разбиении на части, когда проектируемое устройство целиком не умещается в одной интегральной схеме. Третий параграф посвящен использованию языка УНОЬ, который лучше всего подходит для больших проектов, реадизуемых в одной микросхеме типа СРЬР или РРОА и в специализированной ИС.
Обратите внимание, что в этих примерах не конкретизируется ИС, в которой должно быть реализовано разрабатываемое уст- бб4 Глава б. Примеры проектирования комбинационных схем ройство. Несомненно, это- одно из достоинств проектирования на языках описания схем; большинство таких разработок, если не все, оказываются ипереносимыми» и их можно реализовать на основе любой из множества технологий. Единственным необходимым условием для изучения этой главы является знакомство с содержанием предшествующих глав. Параграфы этой главы в значительной степени независимы один от другого, поэтому вы можете не читать материал, относящийся к языку АВЕЬ, если вас интересует только язык УНРЬ, и наоборот.
Кроме того, остальная часть книги написана так, что вы можете прочесть эту главу сейчас или пропустить ее и вернуться к ней позже. 6.1. Примеры проектирования на основе стандартных блоков 6.1.1. Устройство быстрого сдвига Устройсглво быапрого сдвига 16агге! зй171ег) представляет собой комбинационную логическую схему с и входами данных, п выходами данных и несколькими управляющими входами, сигналы на которых задают сдви). между данными на входе и данными на выходе. Устройство быстрого сдвига, являющееся частью микропроцессора, обычно характеризуется такими параметрами, как направление сдв ига !влево или вправо), тип сдвига (циклический, арифметический или логический) и величина сдвига (обычно от 0 до п — ! разрядов, но иногда от 1 до и разрядов). В этом разделе мы будем строить простое 16-разрядное устройство быстрого сдвига, осуществляющее только циклические сдвиги влево; величина сдвига пусть определяется сигналами, поступающими на 4-разрядный управляющий вход 8[3:О).
Если, например, входное слово имеет вид: АВСОЕРНОЦКЬМНОР (где каждая буква представляет собой один бит), а сигнал управления равен 0101 15), то выходное слово равно РОН1ЗКЬМНОРАВСОЕ. На первый взгляд, решение этой задачи обманчиво просто. Каждый выходной бит можно получить с помощью 16-входового мультиплексора, на входы данных которого поступают соответствующие биты данных.
Величина сдвига определяется сигналам и на управляющих входах. Но, глядя на такую схему внимательнее, мы видим, что нужно идти на компромисс между быстродействием и размерами схемы. Рассмотрим сначала варианты, в которых используются готовые мультиплексоры в виде ИС средней степени интеграции.
Одноразрядный 16-входовой мультиплексор можно составить из двух ИС 74х!51, используя сигнал на входе 83 и его инверсию в качестве сигналов, поступающих на входы Е!ч Ь этих схем, и обьединяя с помощью вентилей И-НЕ сигналы на выходах данных т' Ь, так, как бьшо показано на рис. 5.66 для 32-входового мультиплексора. Младшие разряды сигнала управления сдвигом 82 — 80 подаются на одноименные входы выбора микросхем '151. Задача будет решена, если мы 16 раз повторим этот 16-входовой мультиплексор и подключим входы данных согласно схеме на рис. 6.!.
На верхние ИС '151 в каждой паре поступает сигнал разрешения 83 Ь, а на нижние- сигнал разрешения 83; остающиеся сигналы выбора подаются на все 32 микросхемы '151. На входы данных ОΠ— 07 каждой из ИС '151 поступают сигналы О1Н в том порядке, в каком они перечислены на рисунке слева направо. 6.1. примеры проектирования на основе стандартных блоков 555 Ойч116:о! 00!тт)! а:о! Б!3:о! Рис. 6.1. Один из подходов к построению 16-разрядного устройства быстрого сдвига Табл. 6.1.
Свойства четырех различных вариантов устройства быстрого сдвига Используемый Нагрузка по Задержка Нагрузка по Число мультиплексор шине данных данных шине управления ИС 74х151 74х251 74х153 74х!57 32 16 36 32 16 32 16 В первой строке в табл. 6.! приведены характеристики зтого варианта. Для его реалгпации потребуется 36 микросхем средней и малой степени интеграции (точнее, чуть больше: 32 ИС 74х! 51, 4 ИС 74хОО и 1!6 ИС 74х04). Число микросхем можно уменьшить до 32, заменяя ИС 74х!51 на ИС 74х251 и соединяя вместе их выходы Ус тремя состояниями; в результате получим то, что указано во второй строке таблицы. В кшкдом из зтих вариантов оказывается очень сильно нагруженным источник у нравляющих сигналов: сигнал каждого разряда управляющего слова 8[2:О! необходимо подать на одноименный вход выбора всех 32 мультиплексоров.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
