Айфичер Э., Джервис Б. Цифровая обработка сигналов, практический подход (2-е изд., 2004) (1095888), страница 164
Текст из файла (страница 164)
Кроме того, приводится обзор дешевых плат для процессоров ЦОС с фиксированной запятой третьего порядка. Вторая цель — описать несколько реальных приложений ЦОС в форме разобранных примеров. Ниже рассмотрены такие приложения, как обработка аудиосигналов в реальном времени, адаптивная фильтрация артефактов на электроэнцефалограмме (фиксация электрической активности мозга) человека и детектирование сердцебиения плода на электрокардиограмме (фиксация электрической активности сердца) плода, что необходимо для оценки состояния ребенка во время родов.
Рассматриваемые аспекты логически продолжают круг вопросов, освещенных в предыдущих главах. Третья цель — представить несколько перспективных практических задач, обсуждение которых можно продолжить в группах на практических занятиях. Последняя цель — изложить набор вопросов с несколькими вариантами ответов, позволяющих подробнее рассмотреть различные аспекты цифровой обработки сигналов. 14.1. Платы для демонстрации обработки сигналов в реальном времени ..14.1.1.. Основы Как н в других инженерных сферах, для правильной работы с ЦОС, необходим практический опыт разработки н реализации ее алгоритмов. Студентам инженерных спецн- 936 Глава 14. Приложения и разобранные примеры альностей, имеющим только базовые знания из сферы аналоговой обработки сигналов, сложно разобраться в методах ЦОС, особенно не обладая математическими знаниями, необходимыми для понимания концепций с теоретической точки зрения.
Довольно часто такие студенты не могут понять, например, как численные операции, используемые в БИХ- или КИХ-фильтрах, могут приводить к фильтрации данных. Они чувствуют себя комфортно с аналоговыми фильтрами и понимают, как фильтрация достигается на основе сопротивлений и частотно-зависимых характеристик конденсаторов и катушек индуктивности. Часто у студентов возникает вопрос: "А как, собственно, работает цифровой фильтр?". Исходя из таких наблюдений, авторы пришли к мысли о необходимости простого, самодостаточного аппаратного блока, на основе которого студенты смогут реализовывать простые функции ЦОС. Мы также хотели поднять такие практические вопросы, возникающие при реализации цифровой обработки сигналов в реальном времени, как наложение, создание зеркальных изображений, затухание по закону е!п(я)/х, переполнение и т.д.
В результате было разработано несколько простых целевых плат для процессоров ЦОС с фиксированной запятой первого и второго поколений. Данные платы оказались полезными и недорогими платформами для демонстрации алгоритмов ЦОС в реальном времени. В настоящее время налажено промышленное производство нескольких типов дешевых демонстрационных плат для процессоров ЦОС с фиксированной запятой второго и третьего поколений, Некоторые из подобных плат будут описаны ниже.
'14.1.2:,-" Целевая плата ТМ8320С10 Нашей первой платой была целевая плата ТМ8320С10. На настоящий момент она по-прежнему используется для демонстрации простых алгоритмов ЦОС реального времени. Отметим основные ее особенности; ° самодостаточность и возможность выполнения простых алгоритмов ЦОС в реальном времени; ° простой аналоговый вход-выход, квантованный до 8 бит; ° легкая модификация кодов алгоритмов ЦОС; ° возможность работы с двумя различными частотами дискретизации; ° возможность изучать наложение и создание зеркальных изображений.
Блок-схема системы, показанная на рис. 14.!, состоит из четырех основных устройств: цифрового процессора сигналов первого поколения ТМ8320С10 (сердце системы), блока 8-битового АЦП/ЦАП, схемы синхронизации и ячеек памяти. Для систем, требующих высокого качества, 8 бит недостаточно, но для демонстрации принципов ЦОС плата вполне подходит. Устройство памяти состоит из ключа выбора программы и пары СППЗУ (стираемое программируемое постоянное запоминающее устройство), смонтированных для облегчения использования на разъемах с нулевым усилием сочленения (Лего 1пзегйоп гогсе — Х1г).
СППЗУ разбито на восемь блоков по 1 Кбайт каждый, обращаться к которым можно посредством ключа выбора программы. Такое решение позволяет хранить в СППЗУ до восьми различных программ. Для автономной работы использование СППЗУ обязательно. Пользователь может выбирать из двух доступных частот дискретизации: 7,5 и 15 кГц. 14.1. Платы дпп демонстрации обработки си!надое в реальном времени 937 1 1 Таблица 14.1. Выбор программы из памяти Блок Адрес Гур ре и 11зЭС На данной целевой плате реализованы многие алгоритмы ЦОС, например, КИХ- и БИХ-фильтры, генераторы шума и сигналов прямоугольной формы (см.
табл. 14.1). .',, 144.3,".-: Демонстрационный модуль для ЦОС реального времени Плата ТМЯ320С10 полезна при демонстрации простых функций ЦОС в автономном режиме, но в серьезных задачах разработки ее пригодность ограничена. Для быстрой разработки и демонстрации систем ЦОС реального времени лучше подходит дешевый демонстрационный модуль Могого!а 0БР56002ЕЧМ. За последние шесть лет мы использовали данный модуль в одном из наших курсов по цифровой обработке сигналов, в основном из-за того, что он великолепно подходит для обработки реальных аудиосигналов. Отметим основные особенности данного модуля: ° 24-битовый процессор ЦОС 0БР56002; ° для автономной работы предусмотрены 32 Кбайт статического ОЗУ и (необязательно) 32 Кбайт флэш-ППЗУ; 0000-ОЗРР 0400-07РР 08ОО-ОВРР ОСОО-ОРРР 1000-!ЗРР 1400-17РР 1800-1ВРР 1СОО-1РРР Рнс. 14.1.
Простая блок-схема целевой платы ТМ832ОС10 Цикл входа-выхода Генератор шума Генератор прямоупшьных сигналов 4!-точечный полосовой КИХ-фильтр 01-точечный режекторный БИХ-фильтр Каскадная Реализация БИХ-фильтра нижних частот четвертого порядка Параллельная Реализация БИХ-фильтра нижних частот четвертого порядка Каскадная реализация полосового БИХ-фильтра четвертого порядка 939 Глава 14. Приложения и разобранные примеры ° аудиокодек С0-качества (16-битовые стереоаналогоцифровой и цифроаналоговый преобразователи); ° частота дискретизации 48, 32, 16, 9,6 или 8 кГц; ° ассемблер и программы отладки.
Процессор ЦОС имеет два 48-битовых регистра Х н У, которые также можно использовать как четыре 24-битовых регистра (ХО, Х1, УО и У1), два 56-битовых накопителя и аппаратный умножнтель, бесценные в обработке сигналов. Отладчик позволяет вносить изменения в регистры и исходный код с помощью простого экранного редактирования. В данном разделе для иллюстрации использования платы 0БР56002 рассмотрена задача разработки фильтра. 34.1.4!!,. Демонстрационные платы Тв/)8320С54 и 08Р56300 В настоящее время существуют и более сложные программные и аппаратные средства, предназначенные для новых поколений процессоров ЦОС с фиксированной или плавающей запятой (например, Техаз 1пзппшепгз Соде Сотрозег Бшб(о), подробное описание этих средств можно найти на %еЬ-сайгак ведущих производителей.
В данном разделе кратко описаны два дешевых демонстрационных модуля, которые хорошо подходят для изучения концепций ЦОС и разработки сравнительно сложных систем ЦОС. Демонстрационный модуль ТМБ320С54х 1351 — это компьютерная сменная плата, которую можно использовать для выполнения алгоритмов ЦОС в реальном времени.
Основные особенности этого модуля: ° 16-битовый процессор ЦОС с фиксированной запятой ТМБ320С541 с 5 Кбайт внутреннего ОЗУ и 28 Кбайт внутреннего ПЗУ; ° графическая программа отладки под среду %1пдозгз; ° встроенная поддержка эмуляции отлацчика кода на С; ° аналоговый интерфейс ввода-вывода. Аналоговый интерфейс ввода-вывода нодцерживает программируемую фильтрацию с целью защиты от наложения и подавления зеркальных частот, управления амплитудой и частотой дискретизации (до 43,2 кГц).
Предлагается также одноканальный 14-битовый аналого-цифровой/цифроаналоговый преобразователь. Великолепной дешевой автономной (с возможностью подключения к компьютеру) платформой для разработки систем ЦОС является демонстрационный модуль (ЭБР56302 127). Разработанную пользователем программу можно загрузить с компьютера во встроенную память для отладки и выполнения. Основные особенности модуля РБР56302 таковы: ° 24-битовый процессор ЦОС с фиксированной запятой 0БР56302; ° 32 Кбайт внутренней программной памяти/кзша и ОЗУ для хранения данных; ° два канала аудиокодеков С11-качества (16-битовые АЦП/ЦАП); ° кросс-ассемблер и программа отладки под среду й/1пдои з.
940 Глава 14. Приложения и разобранные примеры Частота ссрлисбисннл (уларов!иин.) = ! х 60000 Псриол ссрлнсбиснил (мс) Рис. )4.З. Элскгроксрлиограмма мгновенный сердечный ритм. Частота сердцебиения плода в верхней половине рис. 14.2 представляется графиком последовательных мгновенных сердечных ритмов. На практике для измерения сердечного ритма плода к детектированию (аппаратному или программному) последовательных комплексов ()КБ применяется подходящий алгоритм ЦОС, а по полученным данным вычисляется интервал К-К и соответствующий сердечный ритм.
В большинстве методов детектирования комплексов ОКБ предполагается, что форма комплекса ЯКБ плода известна априори, но время его появления неизвестно. Это предположение разумно, хотя и не всегда справедливо, поскольку форма комплекса ()КБ различна для разных пациентов, и даже один пациент может давать ()КБ-п)мплексы разной формы. Таким образом„сравнивая сигнал ЭКГ с известным шаблоном ОКБ„можно определить положение комплексов ОКБ в ЭКГ, используя некоторую меру сходства, например, большое значение взаимной корреляции.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
