Калабеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов (1988) (1092085), страница 49
Текст из файла (страница 49)
Вход РЗУ при этом логически отключен и РЗУ не реагирует на поступающую на вход информацию. Выдаваемые из РЗУ данные принимаются в регистры операндов РгА и РгВ, построенные на простых триггерах с защелкой. При низком уровне тактового сигнала (временной интервал те 1,) входы регистров РгА и РгВ логически отключаются от выходов РЗУ и регистры продолжают хранить принятую информацию. При этом в регистр РЗУ, адресуемый шиной Вз...В„производится запись передаваемой через СДА информации. Таким образом, чтение и запись в РЗУ разнесены во времени.
Блок рабочего регистра (е (БР). Блок содержит одиночный 4-разрядный регистр Я, построенный на триггерах Р-типа. Содержимое регистра постоянно передается в узел АЛУ (в блоке ВАЛ). Запись же в регистр может производиться на положительном фронте тактовых импульсов. Данные на вход регистра передаются через узел сдвигателя регистра Я (СР), который работает аналогично узлу СДА блока БВП, передавая записываемые в регистр данные без сдвига либо со сдвигом на один разряд влево или вправо. В отличие от СДА, через который передается лишь полученный на выходе АЛУ результат выполненной операции, через СР на вход регистра Я может передаваться либо результат операции с выхода АЛУ либо содержимое самого регистра Я.
Последнее обеспечивает возможность выполнения сдвига содержимого регистра Я, производимого параллельно с операцией в АЛУ. Блок арифметическо-логический (БАЛ). АЛУ имеет два 4-разрядных входа ц и 5. Данные на эти входы поступают с выхода селектора источников данных (СИД). Кроме этих входов АЛУ имеет вход для подачи переноса С,.
На вход ц АЛУ СИД коммутирует или выход регистра РгА блока БВП или внешнюю шину данных Р,...Р, либо передает на этот вход нулевое значение. На вход Ь СИД коммутирует один из трех источников (РгА, РгВ, РгЯ) или передает нулевое значение. Результат операции с выхода АЛУ, как отмечалось выше, подается на сдвигатели СДА и СР блоков БВП и БР. Кроме того, результат операции подается на селектор выходных данных (СВД), который коммутирует в выходную шину данных У,...У„содержимое регистра РгА блока БВП либо выход АЛУ. Селектор выходных данных построен на элементах с тремя состояниями и управляется сигналом ОЕ. Передача информации на шину у, .у„происходит при управляющем сигнале ОЕ = О, при сигнале ОЕ = ! СВД переводится в третье (выключенное) состояние и микросхема МПС отключается от шины У,...Уь.
АЛУ имеет выходы, на которых формируются следующие признаки результата выполненной операции: 2 — признак нулевого результата (2 = 1, если результат операции Р=О), Г, — старший разряд результата, который может рассматриваться как знаковый разряд, С, — признак переноса (при выполнении арифметических операций С, = 1, если возникает перенос из старшего разряда), ОЧК вЂ” признак переполнения (при выполнении арифметических операций ОЧй =С, щ С,, где С,— перенос, передаваемый в старший разряд); если числа представляются со знаковым разрядом, то прн 07й = 1 искажается знаковый разряд, т. е, результат оказывается ошибочным.
Выходы АЛУ Р и б предназначены для подключения микросхемы МПС к микросхеме СУП. Блок управления (БУ). Блок предназначен для преобразования содержимого поля кода операции 1„...1э микрокоманды в систему управляющих сигналов, под действием которых в узлах микросхемы МПС выполняются микрооперации. Таким образом, для управления рассмотренными процессами требуется микрокоманда, содержащая следующие поля: ОЕС,(1,1,!В,В,!А,А, Операции, выполняемые в МПС. Девятиразрядное поле кода операции 1,...1„определяющее выполняемую в микросхеме операцию, делится на три поля: поле управления источниками данных 1„, поле гча .ца а.г А А о о Я в с) в о !э !э !э А А Я о роик~окомондо управления операциями АЛУ 1вав н поле управлецця приемником 1 ма воо Ривисм ое со ао -ао дз до 4е" ло втв. Поле управления источниками данных УпРавлЯет мв оамэ источниками операндов„ цв оо подаваемых на входы й и Я 'ая ао К шоне Р АЛУ.
В табл. 6.2 приведе- оа ны комбинации значений 4о 1„, н соответствующие им 4 операнды на входах й н 5, П А и В „„„„' Рис. б.з. Схема коммУтации источииков иа ши- ку 1а содержимое соответственно регистров РгА и РгВ, в которые передается содержимое регистров РЗУ, адресуемых полями Ав ...
Ар и В, ... В„микрокоманды; Я вЂ”:одержимое регистра О; 0 — данные, поступающие из внешней входной цепи данных 0. В тех случаях, когда предусматривается возможность приема с шины данных 0 информации от нескольких источников (одним из таких источников может быть константа, записанная в соответствующее поле микрокоманды), возникает необходимость коммутации этих источников на шину О.
Принцип такой коммутации показан на рис. 6.3. В поле микрокоманды предусматривается поле 0„,и„, в которое при программировании заносится константа, требуемая при выполнении операции. Следует иметь в виду, что это поле в микрокоманде имеет такое же число разрядов, какова разрядность обрабатываемых в операционном устройстве данных. Например, если в операционном устройстве обрабатываются 12-разрядные данные, то для его построения потребуется три микросхемы МПС и из 12-разрядного поля 0„,„„ отдельные четверки разрядов будут подаваться в соответствующие МПС.
Кроме 0„,„„, которое берется из микрокоманды, может потребоваться коммутйрование на шину 0 МПС данных от других источников. В этом случае в микрокоманде следует предусмотреть поле (на рис. 6.3 таким полем является поле М,, М,), содержимое которого подается на габдииа 6.З Кодовая иомбииапи» Опараци» АЛУ Операция АЛУ в-ричимр иад 1, 1, Ц+б+Са 1+Си Ц вЂ б †, цчБ 2а1 адресные входы мультиплексора, коммутирующего соответствующие источники на шину 11.
Поле кода операций АЛУ (табл. 6.3) определяет вид выполняемой в АЛУ операции. Как видно из таблицы, предусмотрено выполнение трех арифметических н пяти логических операций. При выполнении арифметических операций учитывается перенос С„поступающий по входной цепи переноса. Он прибавляется к результату выполненной операции сложения нли вычитания.
Рассмотрим особенности операции вычитания. Пусть 1ма = 001. Эту операцию можно было бы представить в виде 5 — ц — 1 + Са =- = $ + К + С . Действительно, пусть 5 == 6 (0110,), В = 5 (0101,)„ Са = О. Тогда 5 + К = 0110, + О! 01, =: 0110, 1010, 1 -0000 Получен нулевой результат, что соответствует операции Б — К вЂ” 1. Таким образом, зта операция при С, = 0 является операцией суммирования обратных кодов, при С„=- 1 — операцией суммирования дополнительных кодов. Логические операции выполняются поразрядно, т.
е. каждый разряд результата получается путем выполнения логической операции над соответствующими разрядами операндов. Например, пусть 1,4, —— =011, 1ма = 001. Из табл. 6.2 следует, что на входы К н 5 АЛУ поступают соответственно операнды А и В.
Из табл. 6.3 следует, что над операндами выполняется операция днзъюнкцнн. Следовательно, будет выполнена операция А Ч В. И если А =- 0110, н В = 0101гп то результат операции будет А 0110 В~0101 А 1/ В 0111 Прн тех же значениях операндов А, В и коде операции 154э — — 100 н 1ма == 001 выполняется операция конъюнкции: А 0110 В 0101 АА В 0100 При коде операции 1, == 1О! и 1м, = 001 операция над теми же операндами приведет к следующему результату: А 1001 В 0101 АА В ООО1 282 Обозначенная символом ® операция — операция поразрядного суммирования по модуля 2 (эту операцию называют также операцией ИСКЛЮЧАЮЩЕЕ ИЛИ или операцией НЕРАВНОЗНАЧНОСТИ).
При 1„, = 0110 и 1ма — — 001 над операндами А и В будет выполнена операция: А 0110 В 0101 А!ЭВ 0011 Операция й Щ Ь является операцией логической РАВНОЗНАЧНОСТИ. Например, если 1, =- 1! 1 и 1мв = 001, то результат операции А — 0110 В О!О! А~В 1100 В табл. 6.4 представлены данные табл. 6.2 н 6.3 в форме, облегчающей поиск кодовых комбинаций 1ы, и 1„„соответствующих определенным операциям. Поле управления приемником операнда 1ем определяет следующие процессы: должен ли на выход т" быть выдан результат операции с выхода АЛУ или содержимое регистра РгА; должен ли результат операции с выхода АЛУ загружаться в регистр О либо в регистр РЗУ, адресуемый полем В, ... В,; должен ли при загрузке регистра РЗУ передаваемый с выхода АЛУ результат операции сдвигаться вправо или влево и должен ли одновременно с этим производиться сдвиг содержимого РгЯ.
Эти процессы определяются табл. 6.5. Комбинация 1ем = 000 производит загрузку полученного на выходе АЛУ результата операции Р в регистр О и выдает его на выход Ъ'; при 1ем = 001 результат операции Р не фиксируется в регистрах МПС и лишь выдается на выход у; при 1гм == 010 результат операции Р запоминается в регистр РЗУ, а на выход У выдается содержимое регистра РгА; при !гм = 011 результат операции Р передается в регистр РЗУ и иа выход г'; прн 1ем = 100 результат операции Р выдается на выход у, кроме того, он сдвигается вправо (сдвигу вправо соответствует уменьшение в два раза значения числа) и заносится в регистр РЗУ, сдвигается вправо содержимое РгЯ; при 1ам = 1О1, в отличие от предыдущей комбинации, содержимое РгЯ не сдвигается; при 1гм = = 110, в отличие от комбинации 1ем = 100, производится сдвиг не вправо, а влево (сдвигу влево соответствует увеличение значения числа в два раза); при 1, = 111, в отличие от предыдущей комбинации, содержимое регистра О не сдвигается.
ооо о с х х н » с с х х х с х е ра< р »» с(ад ра.х р «« «ад ~р !щ ~й ! д Яы о<~ с с с х х х Ф .~+++ Рхх'~ О' +++ + «<а а «да радар ! ! ~ ! !!!! о а < р «аа М с ОХ с с А А Т а ра< а ! ~ ~ 1!11 а а <~'Ф<<~ ра х р<<аа ра< а Ю о М о о о оо ооо о счох л ооо о х А х с х с х М $ х х е с А Х » с о с.
й Х м $ с х с' ас О О' а ~ О' «« 1'~ )< Р 1 а х .с 3 а О'а< а ! ! ! ! Х ХХХ с с Хо Х с в Х~ $ Х з Х хс с„х о О х с с Х ж Ф ХХО Х Х х ххс-*З "О РХ 3 Ф ~з 1 Хас хо Х 2 о Ю Таблица б.б Кндазая кнмбмиаци» Рву Ргс сдх ср а.рнн. имя кад Загруз- ка Ззгруз. «з рп, рнз рсг рег Сдзнг Сдннг О/2- 0 2О О Вправо Влево Вправо Вправо Влево Влево ОБЪЕДИНЕНИЕ МИКРОПРОЦЕССОРНЫХ СЕКЦИИ В ОПЕРДЦИОННОМ лСТРОР1СТВЕ Требуемая разрядность операционного устройства обеспечивается объединением некоторого числа МПС.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
