Калабеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов (1988) (1092085), страница 50
Текст из файла (страница 50)
Каждая МПС в операционном устройстве хранит н обрабатывает 4-разрядную группу данных, н если используется л микропроцессорных секций, то разрядность операцнонного устройства равна 4 и. На рнс. 6.4 показано объединение четырех секций в 16-разрядном операционном устройстве. Рассмотрим вопросы, связанные с таким объединением. Одной нз задач, которые приходится прн этом решать, является обеспечение малого времени задержки переноса, поступающего на луб Г-+В Г->В Г/2гВ Г/2-зВ 2Г-гВ 2Г-аВ Рнс. 6.4.
Схема 16-разрвдного операционного устройства Х Х Х Х Га Га Вход Вход Х Х Х Х Вхо Вхо Гз Х Х Х Х гма гка Вход Х Х Х Х Х Вход Х О. гн'З вход С, секций. Один из возможных способов построения цепи передачи переносов при объединении МПС вЂ” последовательный, при котором выход С, секции подключается к входу С, следующей, более старшей секции. При этом на входС каждой секции сигнал переноса поступает с задержкой, с которой проходят переносы через все предыдущие секции. Эта задержка в цепи от входа С, до выхода Сч в одной секции составляет 20 нс, н если в операционном устройстве объединены и секций, то задержка в поступлении переноса на входС, старшей секции относительно момента поступления переноса С, иа вход младшей секции составит (и — 1) 20 нс. При большом числе и объединяемых секций эта задержка существенно отразится на быстродействии операционного устройства.
Уменьшение задержки в формировании и подаче переносов на входы С, МПС обеспечивает применение схемы ускоренного переноса (СУП) КР1804ВР1. Информация, необходимая для формирования в СУП переносов, выдаваемых на входы С, секций, подается в виде сигналов с выходов Р и О секций, как показано иа рис. 6.4. Определим, какова задержка между моментом подачи адресов в шины А,...А, и В,...В, и моментом поступления на вход четвертой секции переноса С, в схеме с последовательной передачей переносов и в схеме с использованием СУП. В схеме операционного устройства с последовательной передачей переносов время распространения сигнала от входов А,...А, и В,...В, до выхода переноса С в первой секции составляет 70 нс, далее задержка во 2-й и 3-й секциях в цепи от входа С, до выхода С, составит 20. 2 = = 40 нс и, таким образом, искомая задержка составит 11О нс. В схеме с СУП время распространения сигнала от входов Ам..А, и Вэ...Вя до выходов Р и О, сигналы с которых поступают в СУП, равно 59 нс, задержка в СУП равна 5 нс и, таким образом, задержка в поступлении сигнала переноса на вход С 4-й секции составит 59 + +5=64 нс.
Различие в значении задержки при двух способах построении цепей переносов растет с ростом числа объединяемых МПС. При использовании СУП с ростом числа объединяемых секций быстродействие снижается незначительно. Другая задача, решаемая при объединении МПС, состоит в построении цепей передачи переносов при выполнении операций сдвигов. Если производится сдвиг вправо в СДА и СР микропроцессорных секций, то выдвигаемое нз секций на выходы Рй~ и Р(), содержимое младших разрядов должно передаваться на входы РР, и РЯ, следующих младших секций для ввода их в освобождающиеся при сдвиге старшие разряды регистров. При сдвиге влево из секций на выходы Рйз и РЯэ выдвигается содержимое старших разрядов, оно должно вдвигаться через входы РВ, и РЯ, в освобождающиеся при сдвиге младшие разряды следующих старших МПС.
Таким образом, при объединении МПС необходимо обеспечить соединение выводов Рй, и РЯ, секции с выводами РК, и РЯ, следующей старшей секции. В операционном устройстве оказываются свободными выводы Рй, и РЯ, старшей секции и выводы РК, и РО, младшей секции. Решение задачи может потребовать выполнения различных видов сдвигов. На рис.
6.5, б показан некоторый набор сдвигов, который может быть представлен в операционном устройстве. Каждый внд сдвига требует определенного соединения оставшихся свободными выводов сдвига операционного устройства нли подачи на эти выводы определенной информации. Это может быть выполнено с помощью мультиплексоров, показанных на рис. 6,5кх Управление мультиплексорами осуществляется разрядом 1, кода микрокоманды МПС(1, = 1 соответствует сдвигу влево, 1, = Π— сдвигу вправо) и сигналами Вь Б,, снимаемыми нз специального поля управления мультиплексорами, предусмотренного в микрокоманде. Третья задача, решаемая при построении операционного устройства, — формирование слова состояния (прнзнаков, предназначенных для выполнения условных переходов). Прн объединении МПС необходимо объединить выходы Х секций и подключить через резистор к источнику питания, как показано на рис.
6.4. Такая объединенная цепь служит выходом признака нуля. В качестве остальных выводов признаков используются выходы признаков из старшей МПС. Выходы признаков остальных секций остаются неиспользованными. Из этих признаков и значений, появляющихся на выходах РР, и РЯ~ младшей секции прн выполнении операции сдвига вправо н на выходе РК, старшей секции при выполнении операции сдвига влево, формируется слово состояния операционного устройства. Слово состояния (СС) формируется группой мультиплексоров МБ СС, состоящей нз четырех мультиплексоров, н оно в начале каждого тактового периода (на положительном фронте тактовых импульсов) принимается в регистр слова состояния К 6 СС (рнс. 6.6).
Как видно нз схемы, в 4-разрядном слове состояния либо сохраняются значения отдельных разрядов, сформированных в предыдущих тактовых пернодах (за счет подачи на входы мультиплексоров М5 СС выходов регистра К 6 СС), либо этн значения обновляются. Три разряда слова состояния хранят признаки Х, Рм ОЪ'й, принимаемые с выходов признаков операционного устройства.
В четвертом разряде слова состояния предусматривается хранение одного из следующих признаков: С, РК,, РВ,, РЯ,, либо в этом разряде устанавливается фиксированное значение лог. О, лог. 1, либо может быть повторено значение этого разряда, сформированное в предыдущем тактовом периоде. Этот разряд используется для формирования в мультиплексоре М5 С, значения, предназначенного для подачи во входную цепь С, младшей МПС. С помощью мультиплексора МЯ С, в цепь С, операционного устройства может быть выдано одно из четырех значений: лог. О, лог. 1, четвертый разряд слова состояния либо его инверсия.
Управление четырьмя мультиплексорами М5 СС производится содержимым соответствующего 6-разрядного поля мнкрокоманды, для управления мультиплексором МЬ С, в микрокоманде следует предусмотреть соответствующее двухразрядное поле. г й ока ч~~ нм Ъ ч с, Раз 3 РЯ Рас. 6.6. Схема храаеаяа н выдачи арвзкакав Мы рассмотрели один из возможных вариантов формирования слова состояния. В зависимости от решаемой микропроцессорным устройством задачи разрядность слова состояния и схема его формирования могут быть различными.
Схема и разрядность соответствующих полей микрокоманды, предназначенных для управления. определяются проектировщиком микропроцессорного устройства. В рассматриваемом варианте построения управления операционным устройством потребуется микрокоманда следующего формата: з 4 у разряд гряяряря ррирвряр гряяряяа рааряррр 0 раярярор 4 раиряря араяряра Уярарлеяия 0 ... В гв " гя ярри- яляряяя яям яяяляяяия 289 !О Зяк.
4ЗЕ 6.3. ПОСТРОЕНИЕ УПРАВЛЯЮШЕГО УСТРОИСТВА СХЕМЫ УПРАВЛЕНИЯ АДРЕСОМ МИКРОКОМАНДЫ КР1804ВУ1, КР1804ВУ2 Одна схема управления адресом микрокоманды (СУАМ) формирует на своем выходе четыре разряда адреса, по которому из управляющей памяти производится считывание очередной микрокоманды. Объединением определенного числа микросхем СУАМ обеспечивается формирование адреса с требуемой разрядностью. На рис, 6.7 приведена структурная схема КР!804ВУ1. В микросхеме предусматривается четыре источника адреса, каждый из которых может 'выдать 4-разрядный двоичный адрес: счетчик микрокоманд (СМК), регистр адреса (РА), стек и входная шина адреса О. Блок выбора адреса (БВА) в соответствии с комбинацией управляющих сит. налов Бо Ба передает содержимое одного из этих источников адреса на свой выход.
Соответствие сигналов Б,. Бя выбираемому источнику адреса приведено в табл. 6.6. Рассмотрим несколько подробнее узлы, служащие источниками адреса. Счетчик микрокоманд состоит из 4-разрядного регистра, в который на положительном фронте тактовых импульсов заносится значение, имеющееся на выходе БВА (при значении на входной цепи переноса С„. равном лог.
О), либо значение выхода БВА, увеличенное в,в, 2 В 21 Рнс. 6.7. Структурная схема СУАМ КР1804ВУ! Таблица б.б на 1 (при С„= 1). Узел снабжен выходной цепью переноса С,. При объединении микросхем СУАМ (рис. 6.8) выходная цепь переноса С, подключается к входной цепи переноса С, следующей, старшей секции СУАМ. На вход С, младшей секции подается уровень лог. 1 (подключением к источнику питания), выходная цепь переноса С, старшей секции не используется. Таким об азом в начале каж ого тактового пе- Источник адресе <смк) <РА) <ст ) <О) <г-разднбный Р д риода в СМК заносится значение адреса, увеличенное на единицу по сравнению со значением адреса в предыдущем тактовом периоде. Так формируется адрес микрокоманды, если ие нарушается естественный порядок следования адресов, т.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
