Калабеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов (1988) (1092085), страница 51
Текст из файла (страница 51)
е. в отсутствие условных и безусловных переходов. Регистр адреса — 4-разрядный регистр, информация в который может приниматься по 4-разрядной шине Ка....йа. Вход КЕ является управляющим, на этот вход подается сигнал разрешения записи в РА. При РЕ =- О на положительном фронте тактового импульса информация, поступающая по шине ка...)<е, принимается в РА. Стек содержит накопитель из четырех 4-разрядных регистров СТ, СТ„СТ„СТ, и 2-разрядного указателя стека, хранящего адрес входа в накопитель. Работой стека управляют сигналы РЕ и Р()Р. Сигнал ЕЕ служит сигналом разрешения изменения содержимого указателя стека, сигнал Рс)Р— сигналом, определяющим направление изменения содержимого указателя стека (при Р<)Р = Π— уменьшение, при Р1)Р = 1 — увеличение содержимого указателя стека). Пусть регистры накопителя СТ„, СТ„СТ,, СТ, хранят соответственно адреса А, В, С, О. В дальнейшем под регистром СТ, будем понимать регистр накопителя, адресуемый указателем стека.
Рассмотрим процессы в стеке при различных комбинациях управляющих сигналов РЕ и Р()Р. Рассмотрим случай, когда в текущем А<-м такте поступает сигнал РЕ =- 1, при этом значение сигнала Р()Р безразлично. Значение РЕ =- 1 задает режим чтения без изменения содержимого указателя стека. При этом в текущем <У-м такте из стека на вход БВА поступает Рнс. 6.8. Схема объединении микросхем СУАМ 10е 99! Сигналы Такт 6МК г.~-! «.~. 1 Ф+! х Таблица б,7 Ф 1+1 Ф 1+1 У И+! 5 ° РР РОР О О 0 О О О О о о ! х О ! О О О 1 О 1 о ! ! х ! 0 О О 1 О 0 ! ! ! О О 1 ! О ! (СМК) (СМК)+! (СМК! (СМК)+! (СМК) (СМК)+ ! (СМК) (РА)+! (СМК) (РА)+! (СМК) (РА)+! (СМК) (Ст )+1 (СМК) (СТ,)+! (СМК) (СТ,)+! (СМК) (Р)+! (СМК) (Р)+! (СМК) (Р)+! (РА) (РА) (РА) (РА) (РА) (РА) (РА) (РА) (РА) (РА) (РА) (РА) (РА) (РА) (РА) (РА) (РА) (РА) (РА) (РА! (РА) ! РА) (РА) (РА) Бык БВА СТа СТ СТ ст (смк) (СМК) (СМК) (РА) (СТз) (РА) (ст,) (ст ) (ст ) (ст,) (СТа) (ст,) (ст,) (смК) (ст,) (ст,) (ст ) (ст,) (ст ) (смк) (СТа) (ст ) (ст ) (стП (ст ) (смК) (ст ) (СТв) (ст ) (СТз) (ст ) (СМК) (ст,) (ст ) Нвкапнталь (стП (СТз) (ст,) (ст ) (ст,) (ст,) (ст,) (СТз) (ст,) (СТз) (ст ) (СТз) (ст ) (ст ) (СТз) (СТз) (ст,) (СТз) (СТз) (СТа) (ст ) (ст ) (СТз) (СТз) (СТз) (Стз) (СТз) (ст ) (ст,) (ст ) (ст ) (СТз) (СТз) (СТз) (СТз) (ст,) (ст ) (ст,) (СТз) (стз) (СТз) (ст ) (стз) (стП (СТз) (СТз) (ст,) (ст,) (ст,) (СТз) (ст,) (ст,) (ст,) (ст ) (ст,) (ст,') (ст,) (ст,) (стз) (стз) (ст,) (ст,) (ст,) (ст,) (ст,) (СТз) (ст,) (СТз) (РА) Каммантврнй Выталкивание нз стека Засылка (СМК) Продолжить Выталкивание, ад- рес из РА Засылка (СМК), адрес из РА Адрес из РА Адрес из СТа, вы- талкивание Адрес из СТь за- сылка (СМК) Адрес из СТа Адрес с шины О, выталкивание Адрес с шины (), засылка (СМК) Адрес с шины (з ГЕ=1;РОР К «-й такт С1'а ст, ГЕ О,РОР=О «-й такт ст, С'( СТг («+1)-и такт ста ст, СТг («н1)-и та«т ст, ст, стг ст стз а) РЕ ОРОР1 «-и такт ст, («+ 1)-и такт СТа СТ1 Отг Стз сг, сг, ст сг, Рис.
9,9. Функционирование стена содержимое регистра СТ, (на рис. 6.9, а — адрес А). При переходе к следующему (А( + 1)-му такту размешение информации в регистрах накопителя остается прежним. Если в Ж-м такте подается комбинация управляющих сигналов РЕ = О и Р()Р = О, то устанавливается так называемый режим выталкивания из стека. В этом случае в текущем А(-м такте на вход БВА выдается хранившийся в регистре СТ, адрес А (рис. 6.9, б), но прн переходе к следующему (Ж + 1)-му такту происходит перемещение информации в регистрах, показанное на рис.
6.9, б. При подаче в А(-м такте комбинации сигналов РЕ =- О и Р()Р =- ! устанавливается режим записи, при котором в текущем Ж-м такте на вход БВА выдается содержимое регистра СТ, (адрес А), а при переходе к следующему (А(+ 1)-му такту происходит перемещение информации в регистрах накопителя в обратном направлении (по сравнению с режимом выталкивания) и в регистр СТ принимается содержимое счетчика микрокоманд СМК (рис. 6.9, в).
В табл. 6.7 показаны процессы в СУАМ при различных комбинациях сигналов 5,, 5о, РЕ, Р()Р. Рассмотрим комбинацию сигналов 6, =- О, Ьа == О, РЕ =- О, Р(ЗР = = О. В А(-м такте БВА в качестве источника адреса выбирает СМК (что связано с комбинацией сигналов 5, =- О и Бо =- О). При переходе к (А) + 1)-му такту в накопителе стека происходит сдвиг содержимого регистров (что связано с комбинацией РЕ = О, Р()Р = О, устанавливающей режим выталкивания). Процессы при других комбинациях управляющих сигналов предлагается рассмотреть самостоятельно. Стек используется при обращении к подпрограммам. При переходе к подпрограмме адрес ее 1-й микрокоманды выдается на выход СУАМ из РА либо с шины 1). Стек устанавливается в режим записи и прн переходе к следующему такту в регистр СТ, накопителя стека принимается (СМК).
соответствующее адресу очередной микрокоманды, на которой было остановлено выполнение главной программы. После окончания выполнения подпрограммы производится выдача адреса нз стека и происходит возврат в главную программу. Кроме входов, предназначенных для приема содержимого четырех рассмотренных выше источников адреса, и входов для подачи сигналов 5, н Б„ комбинацией значений которых определяется выбор источника адреса, БВА имеет входы УА н ОК»...ОК,. Вход ЕА используется для установки на выходе БВА нулевого значения адреса, обеспечиваемого при подаче ЕА =- О.
Вход маски ОК »...ОК, используется для модификации адреса на выходе БВА: может быть установлена «1» в любом разряде адреса путем подачи «1» в соответствующий разряд шины ОК а... ОК,. Адрес с выхода БВА передается иа в«вход У »...У« микросхемы через буфер адреса (БА), который построен на элементах с тремя состояниями, управляемых сигналом ОБ. При ОБ = 0 БА устанавливается в открытое состояние, в котором он передает адрес с выхода БВА на выход У»...У». При ОБ =- 1 БА устанавливается в 3-е (выключенное) состояние, в котором он отключает микросхему от внешней шины адреса, предоставляя ее в распоряжение других устройств. Микросхема КР!804ВУ2 отличается от рассмотренной микросхемы КР1804ВУ! тем, что в ней не предусмотрена шина маски ОК »...ОК„ и шины О»...0,, К,...К, объединены в одну общую шину П»...О,.
Эти упрощения позволили в микросхеме КР1804ВУ2 иметь 20 выводов вместо 28 у микросхемы КР!804ВУ!. СХЕМА УПРАВЛЕНИЯ СЛЕДУЮШИМ АДРЕСОМ КР1804ВУЗ Данная микросхема предназначена для формирования сигналов управления блоками, входящими в состав управляющего устройства микропроцессора и участвующими в формировании адреса микрокоманды.
В частности, эта микросхема формирует управляющие сигналы Б,, Ба, РЕ„Р()Р для микросхемы СУАМ. Структурная схема микросхемы управления следующим адресом (УСА) показана на рнс. 6.10. Дешифратор (ДШ) имеет пять входов, на и м м г« яо Рнс. 8.10. Структурная схема УСА КР1804ВУЗ Таблица 6.((.
Выходы Вкоды Мне- маммка Мнкроконанда 3, За~ РЕ Р13Р МЕ тзт с!. се о о ! 1 Переход на ауле вой адрес 1 1 1 1 0 1 0 0 ! 1 ! 1 1 1 0 0 0 0 0 0 аМАР Переход по окрасу в ОП 1 1 1 1 1 1 0 0 ! СЗР ~Условныйпереход~0)0)1~110 10 0~ 1 1)! ! )1~0 1 0 1 0 Р(3БН 1 1 0 ! 1 0 ! 0 1 ! ! 1 0 1 0 0 1 1 1 СЛЧ ) Условный переход ~ 0 ) ! ~ 1 1 0 ~ 0 ~ 0 0 ! 1 1 ~ 1 1 ~ 1 ~ 1 ЗРР Условныйпереход10 1 1)1)0 10 ! 1 111 1) 1)0 по (РА) СУАМ~О 1 1~1~1 ~! 1 1 1 ! 111~0 нлн (РМК! КРСТ1Повторнть днкл ~ 1 ' О ~ О ~ О ~ О 1 1 О ( 1 О ~ 1 )(РСТ Повторнть по ад 1 ресу (РМК), если 1 (Сч) аьО ! 0 1 1 1 1 1 1 1 0 0 0 0 0 0 а а (.))СТ 1 0 1 0 1 ! Проверка конка 1 никла ) 1 1 0 0 0 1 0 0 0 296 Условный переход к подпрограмме по (РМК) Засылка в стек к! условная загрузке~ счетчика Условный переход к подпрограмме по (РА) нлн (РМК ! Загрузка счетчнка н продолжение ыаа/ % !а которые подаются 4-разрядный код!,...1, управления микросхемой и сигнал признака ветвления ТБТ, используемый при выполнении условных переходов.
Каждой из комбинаций сигналов на входах ДШ соответствует сигнал на определенном из 32 его выходов. Накопитель (Н) выполнен в виде узла памяти с 32 8-разрядными ячейками. При каждой комбинации значений входных сигналов 1,... ...1„и ТБТ дешифратор производит чтение содержимого определенной ячейки накопителя. Считанное содержимое ячейки представляет собой набор восьми управляющих сигналов, выдаваемых из микросхемы. Этот набор сигналов передается на выходы микросхемы через буфер микрокоманды (БМК), построенный на элементах с тремя состояниями. Управление БМК производится сигналом ОЕ.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
