Калабеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов (1988) (1092085), страница 28
Текст из файла (страница 28)
стариасх разря аареса 1 Из изложенного видно, Вк Чтл что для управления микросхемами ОЗУ требуются сигРнс. 3.40. Формнрованве сигналов управле- налы ЗпП и ЧтП. Для украина' мнк,'. емамн 03У, выходы которых влениЯ УстРой ами ВВОДа и нмеют трн состояния вывода требуются соответст- +5в Чгнл анд нне ние Рнс.
3.41. Схема формирования управляюШнх сигналов вующие сигналы: ВВ (Ввод) н Выв (Вывод). Зти сигналы являются управляющими сигналами микропроцессорных устройств. Схема формирования управлшощнх сигналов. На рис. ЗА! приведена схема, формирукяцая управляющие сигналы в микропроцессорном устройстве. В начале каждого цикла работы микропроцессор выдает одновременно сигнал Синхронизация на соответствующий выход и информацию о состоянии на шину данных. Информация о состоянии микропроцессора предназначена для формирования управлякяцих сигналов. Так как она выдается в течение коротких интервалов времени, а для формирования управлякнцнх сигналов она необходима в те. чение длительности всего цикла, то информация о состоянии в каждом цикле стробом Строб пктояния с шины данных принимается для хранения в регистр, называемый фиксатором актояния.
Таким образом, содержимое фиксатора состояния в каждом цикле работы микропроцессора обновляется. Отдельные разряды байта состояния дают информацию, указанную в табл. З.З. С помощью получаемой на выходе фиксатора состояния информации о состоянии микропроцессора и управляющих сигналов Прием и Зайнсь, выдаваемых микропроцессором, формируются управляющие сигналы ЧтП = 07/~Прием; ЗпП --- 04ДЗапись; ВВ =- 06 Д Прием; ВЫВ = 04 Д Запись м м нхф Я~В Ъки окВ ммк Етрвд гвгтвяния йрием Зались l вдтдевмдение эак вата удаи Рис. 3.42. Структурная схема микросхемы системного контроллера КРЭ8ОВК2К Системный контроллер КР580ВК28 (КР580ВК38). Показанная на рис. 3.4! схема формирования системных управлякхцих сигналов в основном предназначена для иллюстрации способа управления внешними устройствами, осуществляемого микропроцессором.
При практическом выполнении микропроцессорного устройства необязательно использование этой схемы. Те же функции обеспечивает микросхема системного контроллера КР580ВК28 (КР580ВК38). На рис. 3.42 показана структурная схема микросхемы системного контроллера. В микросхеме предусмотрен двунаправленный шинный формирователь, выполняющий функции двунаправленного буфера, включаемого между выводами шины данных (ШД) микропроцессора и ШД системы. Выдаваемая из микропроцессора в начале цикла нн.
формация о состоянии микропроцессора поступает на вход регистра состояния и при поступлении сигнала Строб состояния фиксируется в регистре, где она хранится до наступления следующего цикла (до момента поступления очередного сигнала Строб состояния). Контрольно-декодирующая матрица использует содержимое регистра состояния и управляющие сигналы с выхода микропроцессора Прием, Запись, Подтверждение захвата, формируя на выходах контроллера системные управляющие сигналы ЧтП, ЗпП, Вв, Выв, Подтверждение прерывания. ИНТЕРФЕЙСЫ ВВОДА. ВЫВОДА Способы обмена данными между микропроцессорным устройством и периферийным устройством. В процессе функционирования МПУ возникает необходимость приема в' него данных от различных устройств ввода.
Принятые данные подвергаются обработке. Полученные в результате обработки данные выводятся из МПУ и передаются в различные устройства вывода. В качестве таких устройств ввода и вывода, называемых периферийными устройствами (ПУ), могут использоваться телетайпы, дисплеи, аналого-цифровые и цифра-аналоговые преобразователи информации, линии связи и т. п.
Очевидно, для обеспечения такого обмена данными требуются определенные средства — система команд, сигналов и соответствующие устройства сопряжения. Эти средства объединяются под наименованием интерфейс ею да-вывода. Рассмотрим способы обмена данными. Обмен данными между МПУ и ПУ может быть проераммно управяяемыи либо может осушествляться способом так называемого прямого доступа к памяти (ПДП). При программно-управляемом вводе микропроцессор в ходе выполнения соответствующей программы ввода побайтио принимает данные от ПУ через шину данных в аккумулятор. Прежде чем принимать очередной байт информации микропроцессор пересылает содержимое аккумулятора в ОП.
Аналогично при выводе данных из МПУ в ПУ байты данных принимаются из ОП в аккумулятор, затем из аккумулятора они выдаются на шину данных, откуда принимаются в соответствующие ПУ. Большая скорость обмена данными между ОП и ПУ может быть обеспечена в режиме прямого доступа к памяти. В этом режиме микропроцессор отключается от шин адреса и данных (переходя в режим Захвата) и не принимает участия в процессе обмена. Обмен между ОП и ПУ осуществляется непосредственно. Рассмотрим подробнее принципы программно-управляемой передачи данных. Синхронная передача.
Синхронная передача предполагает, что при каждом выполнении встречающихся в программе команд обмена Ввод и Вывод ПУготово к выдаче на шину данных запрашиваемого микропроцессором байта или готово к приему с шины данных байта, выданного на эту шину микропроцессором. 'гта рис. 3.43 показана схема, иллюстрирующая данный способ обмена. Здесь сопряжение с ПУ обеспечивают буферные регистры ! и 2 (регистр ! обеспечивает связь МПУ с устройством вывода, регистр 2— с устройством ввода). Дешифратор ОС, получая с шины адреса номер ПУ, обеспечивает уровень лог.
1 на входе ВК регистра 1; далее с приходом из шины управления сигнала вывода Выв регистр устанавливается в состояние, в котором поступающий с шины данных байт принимается в регистр; содержимое регистра постоянно передается к ПУ. 155 Если дешифратор выбирает регистр 2, то при поступлении сигнала ввода — Вв выход регистра выводится из третьего (выключенного) состояния и его содержимое передается иа шину данных; прием информации в регистр осуществляется от устройства ввода при подаче Строба приема на сход С.
Асинхронная передача. При асинхронной передаче, прежде чем производить обмен данными, микропроцессор выясняет готовность ПУ к такому обмену. Приведенная на рис. 3.44 схема алгоритма иллюстрируетзтот процесс.ййикропроцессор получает из ПУ информацию о состоянии; анализируя ее, он выясняет готовность ПУ к обмену; если ПУ не готово к обмену, то микропроцессор повторяет чтение состояния ПУ; если ПУ готово к обмену, то осуществляется передача данных между микропроцессором и ПУ.
На рис..3.43 штриховой линией показан триггер состояния ПУ. Если в дешифратор с шины адреса поступает номер, присвоенный атому триггеру, то с приходом сигнала ввода Вв (поступающего из шины управления) управляемый вентиль, подключенный к выходу триггера, выводится из третьего (закрытого) состояния, содержимое триггера передается в цепь одного из разрядов шины данных и принимается в аккумулятор микропроцессора. Здесь принятая информация анализируется для выяснения факта готовности ПУ. Передача данных с прерыванием программы. В рассмотренных случаях обмен данными ннициировался микропроцессором.
Встречаются задачи, в которых обмен должен осуществляться в произвольных п смо Рнс. 343. Схема синхронного обмена между пернфернйнмм устройством н шн- ной данных МПУ кд сйр ксг ВВ Вмр да дт Вк кС 2 кВ Рнс. 3.43. Структура программируемого параллельного интерфейса КРЬВОВВ33 !37 точках программы в моменты, определяемые периферийным устройством. При выполнении такого вида обмена данными по запросу, поступающему нз ПУ, осуществляется прерывание выполняемой микропроцессором программы и переход к выполнению специальной программы обмена. В МПК КР580 имеются микросхемы, предназначенные для построения интерфейса ПУ: КР580ВВ55 — программируемый параллельный интерфейс и КР580ВВ5! — программируемый последовательный интерфейс.
Описа. ние этих устройств приводится ниже. Программируемый параллельный интерфейс КР580ВВ55. На рис. 3.45 приведена уп- р 344 рощенная структурная схема программируе- ритма асинхронного оо. мого параллельного интерфейса (ППИ). мена между периферий. С помощью ППИ осуществляется обмен ным устройством и шнданными (рис. 3.46) между микропроцессором (МП) и различными ПУ. Для подключения ППИ к шине данных (ШД) МПУ в ППИ предусмотрен 8-разрядный канал КД. Периферийные устройства могут подключаться к 8-разрядным каналам ППИ КА, КВ, КС. Канал КС состоит из двух 4-разрядных каналов КС! и КС2. Каналы КА, КВ, КС снабжены регистрами.
В канале КА предусмотрено два регистра, один из них используется для приема данных, поступакицих из ШД МПУ, и выдачи их к ПУ, другой — для приема данных, поступающих от ПУ, и выдачи их на ШД МПУ. В каналах КВ, КС! и КС2 имеется по одному регистру, который обеспечивает передачу данных между МП и ПУ в требуемом направлении. Все каналы снабжены буферными устройствами (входными и выходными формирователями с тремя состояниями), через которые осуществляется связь ППИ с внешними шинами. Таким образом, обмен между МП и ПУ распадается иа две фазы обмена: обмен между регистром выбранного канала ППИ (каналов КА, КВ и КС) и ШД МПУ и обмен между регистрами каналов ППИ и ПУ, Рассмотрим, как организуется каждая из этих фаз обмена.
Обмен между ШДМПУ и реги. стром ППИ организуется под упраРнс. 3.46, схема обмана даннымн влением сигналов, подаваемых иа между нврнфврнйнымн устройствами входы устройства управления (УУ) м шиной данных через ППИ ППИ. Ав, А, — содержимого двух младших разрядов шины адреса (ША) МПУ, ВК вЂ” сигнала выборки микросхемы. В качестве последнего сигнала в системах с малым числом интерфейсных устройств может быть выбрано содержимое одного из шести старших разрядов шины адреса, в системах с большим числом интерфейсных устройств этот сигнал формируется дешифратором шести старших разрядов адреса. Вв и Выв — сигналы, формируемые в цепях управления МПУ.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
