Калабеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов (1988) (1092085), страница 27
Текст из файла (страница 27)
Таким образом, если повторитель! установлен в включенное состояние, то повторитель 2 оказывается в выключенном состоянии и передача (в разряде, схема которого на рисунке представлена в развернутом виде) будет осуществляться через повторитель 1 в направлении от вывода 1 к выводу 19 (от А, к В,).
Если переключить повторители в обратное состояние, установив во включенное состояние повторитель 2, повторитель ! окажется в выключенном состоянии и передача будет происходить через повторитель 2 в направлении от вывода 19 к выводу 1 (от В, к А,), т. е. в обратном направлении. Управление состоянием повторителей осуществляется элементами ИЛИ-НЕ 1 и 2 с помощью управляющих сигналов ВК и Т. Если на входе ВК установлен высокий уровень лог. 1, то независимо от значения сигнала Т на выходах элементов ИЛИ-ПЕ устанавливается низкий уровень лог.
0 и во всех разрядах оба повторителя оказываются установленными в выключенное состояние, и не происходит передачи информации ни в прямом, ни в обратном направлениях. При комбинации сигналов ВК=.О и Твс! на выходе элемента ИЛИНЕ Тобразуется высокий уровень лог. ! и повторители 1 во всех разрядах оказываются во включенном состоянии; на выходе элемента ИЛИ-НЕ 2 — низкий уровень лог, О, устанавливающий повторители 2 в выключенное состояние. Происходит передача 8-разрядных данных в направлении от А к В. При комбинации сигналов ВК = 0 и Т =-- О, наоборот, на выходе элемента ИТ!И-НЕ 2 устанавливается напряжение уровня лог. 1, открываются повторители 2, на выходе элемента ИЛИ-НЕ 1 устанавливается напряжение уровня лог.
0 и повторители ! оказываются в выключенном состоянии. Происходит передача 8-разрядных данных от стороны В к стороне А. Таким образом, шинный формирователь обеспечивает управляемую двунаправленную передачу 8-разрядных данных в соответствии с табл. 3. 20. Выходы В (при передаче в направлении от А к В) имеют болыпую нагрузочную способность, чем выходы А (когда происходит передача в напРавлении от В к А1.
К выходам В г О ц Оз „О допускается включение нагрузки, потре-,, ~ ед бляющей ток 1;„„--.: 32 мА, 1„'„„= --5мА. Для выходов А этн токи Р„'„, =- 10 мА, /,'„„=- — 1 мА. Очевидно, шинный формирователь должен включаться стороной ! А к выводам микропроцессора, стороной 1-и рдздаΠ — к системным шинам адреса и дан- А~ ных. ~ ! На рис. 3.35 приведена схема шинного формирователя КР580ВА87. Ее отличие от КР580ВА86 состоит лишь в том, что включенные в разряды повторители имеют инвертирующне выходы и при передаче происходит инвертирование передаваемых данных. В остальном работа этой микросхемы аналогична работе рассмотренной выше микросхемы КР580ВА86. Буфер шины адреса. Шина адреса имеет 16 разрядов, и так как шинный формирователь содержит 8-разрядный канал, для построения буфера потребуются 2 микросхемы. Их включение показано на рис.3.36.
Шина адреса однонаправленная,в качестве входного канала в шинных формирователях выбран канал А, в качестве выходного — канал В. Передача информации от А к В в шинном формирователе обеспечивается при напряжении уровня лог. 1 на входе Т, поэтому выводы Т кР5ВОВАВВ КР5ВОККЬО 1к Рис. 3.36. Схема буфера шины адреса !49 микросхем шинных формирователей подключены к источнику питающего напряжения + 5 В.
К выводам ВК микросхем подается формируемый микропроцессором сигнал Подтверждение захе та. Передача адреса с выхода микропроцессора через шинный формирователь про.исходит при низком уровне сигнала Подтверждение захвата. В режиме захвата микропроцессор выдает сигнал Подтверждение захвата высокого уровня, этим сигналом выходы шинных формирователей переводятся в высокоомное (выключенное) состояние, микропроцессор оказывается отключенным от шины адреса.
Элемент 1/4 К155ЛИ! (один из четырех двухвходовых элементов И в микросхеме) используется для увеличения нагрузочной способности выхода Подтверждение захвата. Если в микропроцессорном устройстве не предусматривается режим захвата, то вместо шинных формирователей можно использовать инверторы К!55ЛН1, К!55ЛНЗ или К155ЛН5 в зависимости от нагрузки на адресную шину.
Буфер шины данных. Шина данных имеет 8 разрядов с двунаправленной передачей информации. Для построения буфера достаточно одной микросхемы шинного формирователя, включенной по схеме с управляемой двунаправленной передачей информации. Схема включения шинного формирователя показана на рис.
3.37. Управление направлением передачи осуществляется с помощью сигнала Прием, формируемого микропроцессором. При высоком уровне сигнала Прием обеспечивается передача от шины данных к микропроцессору, при низком уровне — в обратном направлении. Далее будет показано построение буфера шины данных с использованием микросхемы КР580ВК28, который наряду с функциями буфера способен выполнять ряд других функций (функции фиксатора состояния, формирователя системных управляющих сигналов).
Шинный формирователь может выполнять функции буфера между шиной данных и устройствами ввода-вывода. КРУВОдлдб к руе//нкв// Рнс, 3.37. Схема буфера шивы даииых 130 ФОРМИРОВАНИЕ УПРАВЛЯЮЩИХ СИГНАЛОВ МИКРОПРОЦЕССОРНОГО УСТРОЙСТВА Шины данных и адреса в микропроцессорном устройстве являются общими для многих узлов, которые, будучи подключены к ним, могут принимать с шин либо выдавать в эти шины информацию. При таком обобществлении шнн возникает необходимость в согласовании работы узлов: при выдаче информации с шин обеспечение ее поступления в соответствующие узлы, при приеме информации в шины ее поступление с определенного узла. Эти действия требуют выработки управляющих сигналов, формирование которых рассматривается ниже, Сопряжение ОЗУ с шиной данных.
Рассмотрим, какие управляющие сигналы требуются для сопряжения ОЗУ с шиной данных. Микросхемы ОЗУ могут иметь раздельные входы и выходы данных либо общие выводы данных. В последнем случае в режиме записи на общие выводы данных принимаются записываемые данные, а в режиме чтения на эти выводы выдаются считанные из ОЗУ данные.
Рассмотрим сопряжение с шиной данных микросхем с раздельными входами и выходами данных. Если выходы в самой микросхеме ОЗУ не снабжены элементами с тремя состояниями, то междуэтими выходами и шиной данных необходимо включить буферы с тремя состояниями, как показано на рис. 3.38. В режиме хранения или записи буфер устанавливается в выключенное состояние. В шину данных информация может поступать из микропроцессора либо из устройств ввода.
В режиме чтения буфер устанавливается в открытое состояние н считанная из ОЗУ информация поступает в шину данных. Режим микросхем ОЗУ устанавливается сигнала- младшие разряды адреса Рис. 3.38. Схема сопряжении ОЗУ с шиной данных 151 ая аэр вк шф Стаатае разрааьс айреса Рнс 3.39. Формнрованне снгналов ВК для управления мнкросхемамн ОЗУ н буфером 152 ми, подаваемыми на управляющие входы ВК и РЗ (Разреысение записщ при РЗ = 0 — запись, при РЗ = ! — чтение). Для формирования сигналов ВК, необходимых для управления микросхемами ОЗУ и буфером, может быть использована схема, приведенная на рис. 3.39. Принимаемая с адресной шины информация дешифрируется.
Если происходит обращение к ОЗУ, то старшие разряды адреса определяют микросхемы ОЗУ, в ячейки которых производится обращение; младшие разряды в результате дешифрации в самих микросхемах определяют выбираемые в них ячейки. Дешифратор РС выдает низкий уровень лог. 0 ни выходе, соответствующем выбираемым микросхемам. На выходе ВК ОЗУ сигнал будет иметь активный уровень лог.
О, если уровень лог. 0 возникает на соответствующем выходе РС. Если при этом подается сигнал чтения из памяти ЧтП уровня лог. О, то ВК ШФ=- =- 0 и одновременно в выбранных микросхемах ОЗУ производится чте. ние, а буфер ШФ устанавливается в открытое состояние. В режиме записи подается сигнал разрешения записи в память ЗпП = О, при этом сигнал чтения 44тП =- 1, следовательно, ВК ШФ =- ! и буфер оказывается в выключенном состоянии.
Если память строится с использованием микросхем ОЗУ, выходы которых имеют три состояния, то надобность в буфере отпадает. Входы и выходы данных в таких микросхемах могут быть объединены и подключены непосредственно к шине данных. В ряде микросхем ОЗУ такое объединение входов и выходов предусмотрено в самих микросхемах. В них предусматриваются общие выводы данных, которые при записи используются как входы, при чтении как выходы данных. Форми- рование сигналов управления элР такими микросхемами ОЗУ р — может выполняться схемой, дт даша тара приведенной на рис. 3.40.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
