Калабеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов (1988) (1092085), страница 14
Текст из файла (страница 14)
Обычное комнатное освещение практически не оказывает влияния на состояние транзисторов. Рассмотрим микросхему ППЗУ типа К573РФ! (рис. 2.11) и его программирование. Данная микросхема имеет организацию 1024:, 8 (см. табл. 2.3), в ней предусмотрено 10 адресных входов (выводы с номерами 8, 7, б, 5, 4, 3, 2, 1, 23, 22) и 8 входов-выходов данных (выводы 9, 1О, 11, 13, 14 15, 16, 17), совместимые с ТТЛ-логикой.
Режим чтения информа- ц и и. Микросхема требует трех источа лв ппзУ б е ников питаниЯ: +12 В (вывод 19), +5 В (вывод 24), — 5 В (вывод 21) относительб 4г уд лб ибро но обЩего вывоДа 12. На вхоДе ВК1'Зп 44 Рпу 1' (вывод 20) и программирующем входе г лу (вывод 18) устанавливается напряжение 1 4 4 " уровня лог. О. Выводы 9...
11, 13 ... 17 41 4В используются в качестве выходов дан4у б,„ных, на которых возникает кодовая а„уу„",, комбинация содержимого ячейки памяуа с ти, адрес которой подан на адресные входы микросхемы. Режим стирания инфор- м а ц и и. Стирание информации осуще- ствляется подачей на микросхему излучения высокой интенсивности с длнной волны не более 400 мкм через прозрачную для лучей крышку. В качестве источника ультрафиолетового излучения могут быть использованы лампы типа ДРТ-220 илн ДРТ-375. В процессе стирания выводы микросхемы должны быть закорочены. После стирания во всех разрядах всех ячеек памяти микросхемы устанавливается лог. 1.
Режим записи информации. Цикл записи начинается подачей на вход ВК13п (вывод 20) напряжения+ 12 В. На адресных входах последовательно устанавливаются адреса ячеек памяти, запнсываемая в ячейки информация в виде параллельных 8-разрядных кодовых комбинаций подается на выводы 9 ... 11, 13 ...17, которые в режиме записи используются в качестве входов записываемых данных. После подачи кодовых комбинаций адреса н записываемого числа с некоторой временнбй задержкой подается программирующий импульс уровня 26 В на программирующий вход С (вывод 18).
Временная диаграмма импульсов в режиме записи представлена на рис. 2.!2. Подача по одному программирующему импульсу по каждому нз адресов определяет цикл записи. В течение каждого цикла записи должны программироваться все ячейки памяти. Программирование отдельных ячеек нлн групп ячеек недопустимо. Необходимое число циклов программирования памяти определяется следующей формулой: Ф = !00 мс!т„, где тв — длительность программирующего импульса, мс. Так, если 1„- — — 0,5 мс, то для уверенной записи информации потребуется й! =- 200 циклов записи. ЮК,1П Мресне~е ссади асойн раааа м Рнс. 2.12, Временнйе анаграммы нронесса запнсн ннформаннн в ПИЗУ Перепрограммируемые ПЗУ дороже ПЗУ н нх применяют в процессе отладки микропроцессорных устройств, когда необходимо уточнить информацию, которая должна храниться в памяти.
После отладки ППЗУ можно заменить более дешевым ПЗУ. МИКРОПРОЦЕССОРНЫЕ УСТРОЛСТВА НА ОСНОВЕ МПК СЕРИИ КР580 3.1. СОСТАВ МИКРОПРОЦЕССОРНОГО КОМПЛЕКТА Микропроцессорный комплект серии КР580 содержит набор БИС для построения микропроцессорных устройств относительно невысокого быстродействия, работающих с тактовой частотой до 2,5 МГц. В основном на МПК данной серии строятся микропроцессорные устройства, решающие задачи, связанные с управлением разнообразными технологическими процессами.
Комплект имеет следующие особенности. В нем предусмотрена БИС центрального процессора, содержащая в одной микросхеме операционное и управляющее устройства. Это существенно упрощает построение микропроцессорного устройства. Кроме того, из соображений упрощения программирования для управления микросхемами МПК применяется фиксированный набор команд. Использование такого фиксированного набора команд, облегчая составление программ, в то же время является фактором, снижающим быстродействие микропроцессорного устройства.
Это связано с тем, что предлагаемый пользователю стандартный набор команд'может оказаться плохо приспособленным для описания действий, требуемых для решения конкретной задачи. Все микросхемы, входящие в состав МПК, выполнены по лМДП- технологии, однако входные н выходные сигналы соответствуют уровням логических схем ТТЛ-технологии. Это упрощает переходы между микросхемами серии КР580 и микросхемами ТТЛ-технологии любых серий. Следовательно, не возникает трудностей, если прн построении микропроцессорного устройства используются также некоторые микросхемы ТТЛ-технологии, имеющие широкое применение. Микросхемы МПК КР580 и их функции представлены в табл.
3.!. Микросхемы характеризуются следующими параметрами: температурный диапазон: КР580 — 10 ... +70' С; 580 — 60 ... ...+85С; потребляемая мощность: КР580ИК80 «1,25 Вт; 580ВМ80 ~ 1,7 Вт; остальные ВИС «0,7 Вт; напряжение питания: КР580ИК80, 580ВМ80+5, +12, — 5 В, остальные БИС + 5 В; допустимое отклонение напряжения: КР580 -Е5 ей; 580 ~ !Он5; нагрузочная способность каждого выхода БИС вЂ” один вход элемента ТТЛ; время спада и нарастания входных напряжений иа выводах БИС ~ 30 нс.
Таблица ЗД Тип михрасхемы Иеянечение мннрасхемы Выпаяняемея аунхния Восьмиразрядный параллельный центральный процессор Программируемый после- довательный интерфейс Программируемый тай- мер Программируемый парал- лельный интерфейс Программируемый контроллер прямого доступа к памяти Программируемый контроллер прерываний Генератор тактовых им- пульсов КР580ВН59 580ВН59 КР580ГФ24 580ГФ24 КР580ВК28 580 ВК28 КР580ВК38 580ВК38 КР580ВА86 Системный контроллер Шинный формирователь КР580ВА87 КР580ИР82 КР580ИР83 КР580В Г75 КР580ВГ79 Шинный формирователь Буферный регистр Буферный регистр Программируемый интерфейс ЭЛТ Программируемый интерфейс клавиатуры и дисплея 75 КР580ИК80А 580ВМ80 КР580ИК51 580ВВ5! КР580ВИ53 580ВИ53 КР580ИК55 580В В55 КР580ИК57 580ВТ57 Центральный вропессор с фикснро.
ванной системой команд для обра- ботки параллельной 8.разрядной ин- формации Универсальное синхронно-асинхрон- ное программируемое приемно-пере- дающее устройство последовательной связя Формирует программно-управляе- мые временнйе задержки для синх. ронизацин управляемых объектов в реальном масштабе времени Программируемый ввод-вывод парал- лельной информации различного фор- мата Высокоскоростной обмен информаци.
ей между памятью МПУ и пернфе. рийнымн устройствами Обслуживает до 8 запросов на пре- рывание от внешних устройств Формирует две последовательности тактовых импульсов. необходимые для работы центрального процессора Формирует сигналы, преднззначенныс для управления разлнчнымн устрой- ствами, входящими в состав МПУ Двунаправленный 8-разрядный шин- ный формирователь с неинвертирую- щим выходом с высокой нагрузочкой способностью н тремя состояниями То же с ннвертнрующим выходом 8-разрядный буферный регистр с не- ннвертирующим выходом с тремя со- стояниями То же с инвертнрующнм выходом Контроллер вывода информации из памяти МПУ на зкран ЭЛТ Контроллер ввода-вывода для кла- виатуры н дисплея 3.2.
МИКРОПРОЦЕССОР КР580ИК80 СТРУКТУРНАЯ СХЕМА На рис. 3.! приведена структурная схема БИС КР580ИК80. Опишем кратко ее узлы. Регистры данных. Для хранения участвующих в операциях данных предусмотрено семь 8-разрядных регистров. Регистр А, называемый аккумулятором, предназначен для обмена информацией с внешними устройствами (т.
е. либо содержимое этого регистра может быть выдано иа выход, либо со схода в него может быть принято число), Рг- Ро )Р 1 д В Внешняя шина данны« уфер иннин Внутренняя шина доннмк <В) буо) <В легист«< р к«уму««тор регостр< из«акад му«нто««ексор <егистр команд а« В) г ин В ГВ) С ГВ) г ГВ) <в) Ло тиф рок<од команд дуф регослр 2 Р ГВ) ГЮ и <В) Вр укагатело стека ис сяе«мок камаки с<ото десятин<ой кар юкиии гистр а еса буфер адоеса у«рад«я юг<ее уо«рой стдо 4 )а ь ш и 4 "о" ~<о 'фЪ ш~ф ге 4 м шина адреса 29-21, 29 391 Вдяда ду,дб е) ь м а н н н и н Рнс. 3.!.
Структурная схема БИС КР680ИК80 76 БИС КР580ИК80 представляет собой 8-разрядный процессор, в котором совмещены операционное и управляющее устройства. Управляющая память недоступна пользователю, вней уже в процессе изготовления БИС записываются микропрограммы операций (микропрограммы, по которым выполняются команды). Таким образом, предусматривается использование некоторой фиксированной системы команд, в которую пользователь не может внести изменений.
В связи с этим данный микропроцессор относится к числу немикропрограммируемых, т. е. программируемых не на уровне микрокоманд, а на уровне команд. при выполнении арнфметнческнх, логических операций и операций сдвига он служит источником операнда (чнсла, участвующего в операции), в него помещается результат выполненной операцин. Шесть других регистров, обозначенных В, С, Р, Е, Н, 1., образуют так называемый блок регистров общего назначения РОН (название связано с тем, что этн регистры могут использоваться для хранения как данных, так н адресов). Эгн регистры могут использоваться как одиночные 8-разрядные регистры.
В случаях, когда возникает необходимость хранить 16-разрядные двоичные числа, они объединяются в пары ВС, ОЕ, Н1.. Регистры БР„БР,, Ю', 2 используются как буферные, программно- недоступные регистры (т. е. регистры, к которым программист прн составления программы не может обращаться).
Указатель стека 5Р (16-разрядный) служит для адресации особого вида памяти, называемого стеком (органнзацня стека будет рассмотрена ниже). Счетчик команд РС (16-разрядный) предназначен для хранения адреса команды; после выбора из оперативной памяти текущей команды содержимое счетчика увеличивается на единицу н таким образом формируется адрес очередной команды (прн отсутствии безусловных н условных переходов).
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
