Калабеков Б.А. Микропроцессоры и их применение в системах передачи и обработки сигналов (1988) (1092085), страница 18
Текст из файла (страница 18)
Этим сигналом сбрасываются в состояние лог. 0 счетчик команд РС, регистр команд, размещенные в управляющем устройстве триггеры разрешения прерывания, подтверждения захвата и ожидания. После окончания действия оигнала Сброс (при переходе сигнала от уровня лог. 1 к уровню лог. 0) микропроцессор начинает работать с такта Т, циклаМ, и выдает на шину адреса нулевое значение адреса. Содержимое регистров блока РОН, аккумулятора, регистра признаков меняется только в процессе выполнения команд.
4 зак. 430 зт СОСТОЯНИЕ ЗАХВАТА Состояние захвата характеризуется тем, что микропроцессор, заканчивая выполнение текущего цикла команды, переводит буферы шины данных н буферы шины адреса в третье состояние. При этом микропроцессор отключается от внешних шин, предоставляя нх в распоряжение некоторого внешнего устройства, и останавливает работу.
Переход в состояние захвата происходит следующим образом. От внешнего устройства поступает сигнал уровня лог. 1 на вход Запрос захвата. Этот сигнал на отрицательном фронте импульса Ф2 такта Т, принимается в триггер захвата управляющего устройства. Управляющее устройство заканчивает выполнение текущего цикла, переходит в состояние захвата и подтверждает это выдачей сигнала на выходе Подтверждение захвата. Сигнал на выходе Подтверждение захвата выдается на положительном фронте импульса Ф! в такте Т„если текущий цикл не является циклом записи; в противном случае этот сигнал выдается на положительном фронте импульса Ф! такта, следующего за тактом Т,.
После окончания действия сигнала Захват (при переходе от уровня лог. 1 к уровню лог. 0) микропроцессор начинает выполнение следующего цикла с места, где было приостановлено исполнение программы. СОСТОЯНИЕ ПРЕРЫВАНИЯ В микропроцессоре предусмотрена возможность по запросам внешних устройств прерывать выполнение текущей программы и переходить на выполнение новой программы, так называемой прерывающей программы (или программы обслуживания прерывания). После окончания выполнения прерывающей программы микропроцессор возвращается к выполнению основной программы с команды, на которой произошло прерывание.
Если на некотором участке программы допускается ее прерывание, то прн составлении программы в начале этого участка предусматривается команда Е1, по которой триггер разрешения прерывания в управляющем устройстве микропроцессора устанавливается в состояние лог. 1, а в конце участка — команда О1, при выполнении которой триггер сбрасывается в состояние лог. О. Состояние триггера выдается на выход Разрешение прерывания. Процесс прерывания связан со следующими действиями. От внешнего устройства поступает сигнал уровня лог.
1 на вход Запрос прерывания. Если прерывание разрешено (т. е. на выходе Разрешение прерывания имеется уровень лог. !), то после окончания выполнения текущей команды триггер разрешения прерывания сбрасывается в состояние лог. О, а в информации о состоянии микропроцессора, выдаваемой на шину данных, появляются сигналы Подтверждение прерывания (в разряде 0 ), Ввод (в разряде 0,) и сигнал о том, что в данном 98 цикле производится прием первого байта команды (в разряде Рх).
"игнал Подпиерждгние прерывания используется в качестве строба для выдачи внешним устройством на шину данных команды ЕЗТ (команды Рестарт). При выполнении команды КЗТ содержимое счетчика команд РС запоминается в стеке, а в счетчик команд РС записывается адрес первой команды прерывающей программы. Этот адрес задается следующим образом. Команда КЗТ имеет структуру )1 ААА ! ! ! и в счетчик команд заносится значение 00 000 000 00 ААА 000, которое и служит адресом первой команды прерывающей программы.
Задавая определенную трехразрядную кодовую комбинацию ААА, внешнее устройство может задать адрес первой команды одной из восьми прерывающих программ. После окончания выполнения прерывающей программы возврат в основную программу происходит следующим образом. Прерывающая программа заканчивается командой КЕТ (Возврат из подпрограммы).
В процессе выполнения этой команды адрес команды основной программы, перед которой произошло прерывание, выбирается из стека и передается в регистр адреса, а увеличенное на единицу значение заносится в счетчик команд. СОСТОЯНИЕ ОСТАНОВА В системе команд микропроцессора имеется команда Н(.Т (Останов), которая вызывает прекращение выполнения программы и переход в состояние астапова. Это состояние характеризуется тем, что буферы шины адреса и шины данных переходят в третье состояние, микропроцессор отключается от внешних шин и на выходе Ожидание устанавливается уровень лог. !. Состояние астапова может быть прервано сигналами запуска микропроцессора либо перевода его в состояние прерывания.
З.З. ПРИЕМЫ ПРОГРАММИРОВАНИЯ МИКРОПРОЦЕССОРА НА ЯЗЫКЕ КОДОВЫХ КОМБИНАЦИИ ПРОГРАММИРОВАНИЕ ПОСЛЕДОВАТЕЛЬНЫХ УЧАСТКОВ АЛГОРИТМА Будем рассматривать программирование участков алгоритма, ие содержащих разветвлений. Пример 3.!. Требуется принять из ОЗУ два числа, хранящихся в соседних ячейках, и, вычислив разность чисел, поместить ее в ОЗУ на место второго числа. Будем считать, что адрес первого числа хранится в паре регистров Н!., адрес второго числа на единицу больше содержимого этих регистров. 99 У, = 7+5+7+7 =- 26 н общее время нх исполнения Ги„= М, Т = 26 0,5 — — !3 мкс. Рассмотрнм пример программирования с использованием содержнмого триггера регнптров признаков. Нрнмер 3.2.
Требуется выполнить операцию арифметического сдвига вправо над содержимым регистра В. Таблица ДЕ Команда дддес командм а ОП (в 1б-рнянод системе) Пояснения Чисяо бантов Число тактов Кодовая комбинадня !Оо На рнс. 3.8 прнведена схема алгоритма решения данной задачи, построенная в операциях, выполняемых микропроцессором серии КР580. Рассмотрим операции, выполняемые в каждом нз блоков схемы алгоритма. Блок I производит прием в аккумулятор содержимого ячейки ОЗУ (М), адресом которой служит содержимое пары регнстров НЕ; таким образом, в регистр А принимается первое нз чисел; эта операция может быть выполнена командой пересылки регистр — регистр (мнемоннческое обозначение команды МОЧ А, М).
Блок 2 формирует в паре регистров Н1 адрес второго числа; эта операцня выполняется командой приращения пары регистров (мнемоника команды 1)чХ Н). Блок 3 производит вычисление разности содержимого аккумулятора (А) н содержимого ячейки ОЗУ (М), адресом которой служит содержимое пары регистров Н(.; операцня выполняется командой вычнтання Я)В М. Блок 4 пересылает в память полученную в аккумуляторе разность; выполняющая эту операцию команда имеет мнемонику МОЧ М, А. В табл. 3.5 приведена программа рассматриваемой задачи с представленнем команд в кодовых комбинациях.
Команды программы при отсутствии условных н безусловных переходов размещаются в ячейкнх памяти с последовательно нарастающнмн адресами. Прн построении данной программы размещение команд произведено, начиная с ячейки, имеющей адрес 0050цо Общее чнсло тактов, необходимых для выполнения прнведенных четырех команд. Рис.
3.8. Схема алгоритма вычитания чисел, травящихся в памяти Рис. 3.9. Арифметичеспиа сдвиг вправо: и) прияяпп, "б) схема алгоритма Особенность арифметического сдвига вправо состоит в том, что при сдвиге содержимое старшего (знакового) разряда регистра сохраняется неизменным (рис. 3.9, а). Таким образом, при выполнении этой операции требуется предварительно запомнить содержимое старшего разряда и затем, сдвинув вправо содержимое регистра, вписать в его старший разряд цифру, которую ранее запомнили. Эти действия выполняются в фрагменте программы, схема алгоритма которой представлена на рис.
3.9„б. Так как операции сдвига выполняются только над содержимым аккумулятора, блок 1 пересылает в аккумулятор содержимое регистра Р. Операции, выполняемые в последующих блоках, иллюстрируются табл. 3.6. Выполняется операция циклического сдвига влево без переноса (блок 2). В результате выполнения этой операции знак числа (в табл. 3.6 он выделен полужирным шрифтом) передается в младший разряд аккумулятора и в триггер переноса Тс. Затем дважды выполняется операция циклического сдвига вправо с переносом (блоки 3 и 4). В результате выполнения первой операции Габлипа за 101 Таблица 8.7 пирес комеияы в Оп (в !6-ричеоа системе! Комеиае в «ояовоа комбниецни Поисиении Блок П А (О) Блок 2: СИЛ без переноса Блок 3: СЦП с переносом Блок 4: СПП с переносом 0071 0072 0073 0074 01 111 010 00 000 !11 00 01! 111 00 011 111 сдвига в аккумуляторе восстанавливается исходное число, а в триггере Тс оказывается продублированным знак числа.
После выполнения второй операции сдвига в аккумуляторе оказывается число, являющееся результатом выполнения арифметического сдвига вправо. В табл. 3.7 приведена соответствующая схеме алгоритма на рис.3.9 программа с представлением команд в кодовых комбинациях. ПРОГРАММИРОВАНИЕ РАЗВЕТВЛЕНИИ Пусть требуется проанализировать содержимое младшего разряда числа, хранящегося в регистре В. Если оно равно нулю, то к содержимому регистра В следует прибавить содержимое регистра С; если оно равно единице, то к содержимому регистра В следует прибавить содержимое регистра О. На рис.
3.10 показана схема алгоритма этой задачи. Здесь блоки 1 и 2 осуществляют передачу содержимого младшего разряда регистра В в триггер Тс регистра признаков. Блок 3 реализует разветвление по содержимому триггера Тс: в зависимости от значения содержимого этого триггера в аккумулятор передается либо содержимое регистра С (блок 4) либо содержимое регистра 1л (блок 5). Блок б осуществляет сложение. Блок 7 полученную в аккумуляторе сумму пересылает в регистр В.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
