Й.Янсен Курс цифровой электроники. Том 2. Проектирование устройств на цифровых ИС (1987) (1092082), страница 36
Текст из файла (страница 36)
Это отчетливо видно нз таблицы кодирования на рис. 4.12. При прямом счете выходы 4 триггеров дают результаты двоичного обратного счета, т. е. вычитания. Каскады счетчиков поставлены в такие условия, что полярность сигналов Таблица нодиробанан чисел умд Ояс ~~ах~тЮ а„ха„1Т) Рис, 4 12.
Таблицы кодирования при прямом и обратном счете. прн прямом счете выходы о последонательно принимают значения чисел от О до 7; выходы ог 1как видно из таблицы) принимают значения от 7 до О. Если инвертировать ханже н переменные, определяющие переходы между триггерами, то счет стзнозится обратным. Глава 4 меняется и на выходах. Сигналы на этих выходах тоже дают результаты обратного счета. В синхронных счетчиках условием передачи будет уже не А В С=1, а А В С=О, что видно из таблицы обратного счета. Счетчик прямого счета легко можно превратить в свой антипод, т. е.
из суммирующего сделать вычитающим, если поменять на обратные уровни сигналов, а именно активные сигналы заменить неактивными, а неактивные — активными. Пример схемы синхронного последовательного двоичного счетчика прямого Н-прасчай счет л- айрачччрсчй счет Рис. 4.13. Синхронный двоичный реверсивный счетчик, я обратного счета приведен на рис. 4.13. При прямом счете разрешение получает верхний элемент И схемы И-ИЛИ, вследствие чего выходы Я соединяются со следующими разрядамп. При обратном счете разрешение получает нижний элемент И и с последующими разрядами соединяются выходы ф.
В десятичных счетчиках процесс прямого п обратного счета несколько сложнее, чем в двоичных. Здесь осуществляется не только переход чисел от 9 к О, но и переход от 0 к 9, который совершается при обратном счете. На рис. 4.14, а показана схема декадного счетчика прямого в обратного счета. Таблица состояний приведена на рнс. 4.14,б.
Прежде чем приступить к детальному рассмотрению схемы, посмотрим по таблице, что необходимо сделать для того, чтобы реализовать описанные выше переходы. Для прямого счета в особом режиме обработки оказываются триггеры В и В; для них цифра 9 в закодированном виде выражается как 100!. В нормальном режиме триггер А переходит от 1 к О, а триггер С при двоичном счете остается в положении О. Таким образом, триггер В следовало бы сохранить в по- Счетчики и делители частоты Юпа атал Убпс ип иа ттч аба Еп Елее йл"сабах 9 ~3~0 0~ ~~Г-О-, О,, 0 Рис. 4Л4, Синхронный десятичный реверсивный счетчик. а — схема; б — таблица ссстсяиий. ложении О, а триггер Р перевести из положения 1 в положение О.
Каким образом можно реализовать такой счетчику Цифра 9 кодируется элементом Ф7. В положении, соответствующем 9, на выходе элемента У7 сигнал имеет высокий уровень, который после инвертирования 11 поступает на вход разряда 04 как О. Это значит, что входы 1 и К триггера В одновременно получают уровень Е и что этот тркггер при очередном Гвава 4 переходе тактового импульса свое состояние не изменит.
Выход элемента Ж7 соединен также с одним из входов разряда 06, который обеспечивает высокий уровень на входах У и К триггера Р в положении цифры 9. Поэтому при очередном переходе тактового импульса триггер Р также изменит свое состояние н перейдет от 1 к О. Таким образом, желаемый переход от 9 к О достигнут. В режиме обратного счета в триггере А должен совершиться переход от 0 к 1, что каждый раз и происходит в нормальном режиме; триггеры В и С должны сохранить свое положение неизменным, а на триггере Р должен совершиться переход от 0 к 1.
Сохранить триггер В в положении 0 можно следуюшпм образом. Элемент У8 кодирует число О, полученный сигнал инвертируется и поступает на вход разряда 04 с уровнем 0(Е). Входы У и К триггера В в положении десятичного 0 получают сигналы низкого уровня.
Вследствие этого прн очередном переходе тактового импульса каскад не инвертируется, иначе говоря, триггер сохраняет значение О. Переход от Н к Т. на триггере С также невозможен. На триггере Р переход произойдет потому, что его вход У в положении 0 находится под высоким уровнем, а это значит, что при поступлении тактового импульса разряд от положения 0 перейдет к 1. Сигналы прямого и обратного счета как управляюшне подаются на элементы И-ИЛИ (на схеме сверху). На входы элементов И под номерами Л'1, УЗ и Л'5 поступают сигналы полярности Я, а на входы элементов И под номерами У2, Ф4 н Л'6— сигналы полярности (4, так что, изменяя на противоположную полярность сигналов на выходах, счетчик можно реверсировать, реализуя прямой или обратный счет.
Сигнал «счет прямой» подается и на элемент У7, поскольку это условие справедливо только для прямого счета. По этой же причине переменная обратного счета (сигнал Т%) подается на вход элемента М8. Сигнал получается в результате инвертирования переменной прямого счета»'%. Двоичные и десятичные счетчики выпускаются в вариантах и ТТЛ, и КМОП-логики. По командам извне их можно переключать на прямой или обратный счет. 4.7. Счетчики с переменным модулем счета Во многих случаях желательно иметь счетчик, модулем счета которого управляют извне.
В начале главы уже приводился пример использования делителя в качестве измерителя частоты сигналов, принимаемых радиоприемником. Обычно в таких случаях сначала определяется частота гетеродина в каскаде преобразования промежуточной частоты, а затем, суммируя Счетчики и делители частоты 239 частоту и мгновенное значение центральной частоты полосы, можно найти искомую величину. Такая коррекция реализуется путем управляемого изменения начального модуля.
Этого, например, можно добиться, сделав коэффициент деления счетчика зависимым от сигнала на управляющем входе. Так, если начальный модуль десятичного счетчика установить на 5, то новый счетчик будет счетчиком по модулю 5, а если он был шестнадцатеричным, то новый счетчик будет счетчиком по модулю 11. Загрузка счетчика по отношению к тактовым сигналам может быть и асинхронной, и синхронной. В каждом конкретном случае это определяется характером схемы. Чаще всего загрузку счетчиков делают все-таки управляемой с помощью тактовых сигналов; прежде всего этот способ управления используется в синтезаторах частот, генерирующих периодические сигналы с заданным рядом частот.
Цикл счета разрешается после загрузки счетчика. На рис. 4.15 приведена схема двоичного счетчика с каскадами управления модулем. Состояние начального модуля счетчика устанавливается двоичными сигналами на управляющих входах а, Ь, с и с(, каждый из которых соединен с элементом И-НЕ. На второй вход логических элементов подаются сигналы управления высокого уровня. Выходы четырех элементов И-НЕ (йт1, У2, )чЗ и М4) соединены и с входами установки триггеров и с второй группой логических элементов И-НЕ (У5, )чб, У7 и Х8). Вторая группа логических элементов инвертирует сигналы с выходов первой группы. Это необходимо для того, чтобы их можно было подавать на входы сброса ЯК-триггеров.
Сигналы на входах сброса триггеров, которые на управляющих входах имеют значение О, должны инвертнроваться дважды. Поэтому на второй вход элементов И-НЕ подается сигнал «загрузка». Схема работает следующим образом. Пусть сигнал «загрузка» имеет высокий уровень, тогда элементы И-НЕ (М1, )ч2, й 8 и Ф4) с входов а, Ь, с и с! передадут сигналы на входы установки и сброса триггеров. Если на входах предустановки счетчика уровень высокий (1), то на входах установки уровень низкий и, значит, триггеры загружаются единицами. Входы сброса остаются под высоким уровнем. Если же на входах предустановки уровень низкий (0), то на выходах элементов У! — У4 уровень высокий, следовательно, он высокий и на входах установки триггеров. На входах сброса уровень получается низким, так как на оба входа элементов И-НЕ (У5 — Ж8) подан сигнал высокого уровня.
Таким образом, триггеры возвращаются в положение 0 в соответствии с информацией, поданной на входы предустановки. Следовательно, счетчик, собранный по такой схеме, может быть заранее предустановлен в определенное двоичное состояние, которое задается сигналами загрузки. уаархгзни гну агн, аы; а 1на ад; агнг а1нх ада Рис, 4.15, Входы предустановки двоичного счетчика.
24 В Счетчики и делители частота Логический элемент 1т9 в этой схеме предназначен для того,. чтобы запретить вход тактовому сигналу в случае, когда иа двоичный счетчик подан сигнал загрузки. 4.8. Каскадирование двоичных и двоично-десятичных счетчиков Двоичные и десятичные счетчики могут использоваться комбинированно. Для этого группы из 4 или 8 еК-триггеров монтируются в одном корпусе с двухрядными выводами. Если требуется расширить числовые пределы счета, то несколько таких корпусов соединяются каскадно.
Фирмы — изготовители микросхем предусматривают возможность такого наращивания еще на стадии проектирования разработок, для чего корпуса заранее собираются по такой схеме, которая значительно облегчает их каскадное соединение. Рассматривая схему десятичного каскадированного счетчика, можно видеть, что если предшествующий разряд совершает переход от 9 к О, то последующий разряд увеличивается на 1. Из таблицы состояний десятичного счетчика видно, что при таком изменении сигнал на выходе Яо переходит от 1 к О. Если соединить выход Оо с тактовым входом С следующего каскада, то мы и получим, очевидно, требуемое согласование между двумя каскадно соединяемыми десятичными делителями.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
