Й.Янсен Курс цифровой электроники. Том 2. Проектирование устройств на цифровых ИС (1987) (1092082), страница 31
Текст из файла (страница 31)
Тогда при манипуляциях переключателя уровни на выходе (высокий и низкий) изменяться не будут. На состояние, в котором находится триггер, будет указывать индикаторное устройство. 3.16. Р-триггер, синхроннзуемый фронтом Типичная функциональная схема триггера, синхронизуемого фронтом, приведена на рнс. 3.29. Два таких триггера содержатся в микросхемах ЗХ7474Х/741.374АЫ.
В Р-триггере информация с входа передается дальше на выход в момент положительного инвертирования тактового импульса, т. е. на его нарастающем фронте. Когда на входе Т уровень низкий, на выходах элементов Ф2 и Лт3 уровень высокий независимо от информации, поступающей на вход О. До тех пор пока уровень на входе Т не изменится, состояние триггера также не изменяется. Когда уровень сигнала на входе О станет высоким, на выходе Л'4 он станет низким, так как оба других входа элемента Ж4 также получают сигнал высокого уровня. Один из входов элемента М1 имеет низкий уровень сигнала, поэтому на его Глава 8 выходе уровень сигнала высокий. Так как выход элемента Лт1 соединен с верхним входом Ж2, то логический элемент И-НЕ будет на выходе иметь сигнал низкого уровня, когда уровень тактового импульса станет высоким.
Нижний вход элемента Ф2 соединен с входом сброса, уровень сигнала на котором тоже высокий. Таким образом, когда уровень тактового импульса а 7777 Я 7Я) вив Рис. 3.29. Сиихроииауемый фронтом й-триггер и микросхемах ЯХ7474Г4/741о74ЛХ. становится высоким, уровень сигнала на одном из входов установки элемента Мб станет низким и триггер М5/Жб переключится в положение 1. На входах сброса элемента М6 остается сигнал высокого уровня, так как выход элемента М2 соединен с верхним входом элемента /тЗ.
Когда уровень сигнала на входе /7 станет низким, уровень сигнала на выходе элемента У4 будет высоким. До тех пор пока уровень тактового импульса низкий, он на триггер У5/Уб никакого влияния не оказывает. Но как только уровень тактового импульса станет высоким, на входе элемента УЗ получатся три единицы и выход этой логической схемы И-НЕ даст сигнал низкого уровня. Триггер Лгб/Л'6 будет 203 Элементы запоминающих устройств переведен этим сигналом в исходное состояние, что произойдет именно в момент положительной инверсии тактового импульса (на фронте его нарастания).
До тех пор пока уровень импульса иа входе Т будет низким, информация в триггерах У1/У2 и А'3/Х4 остается незафиксированной. Но как только уровень импульса на этом входе станет высоким, сразу произойдет фиксация информации. Два таких Р-триггера находятся в микросхеме 3М7474Х, а два — в эквивалентной микросхеме 741374АХ. Структура и разводка выводов микросхемы 741$74АМ показаны на рис. 3.30. Там же при- чини ионаяаяояя ятай~ица +гтв К- неопределенное состааяяае я'=У; 3=0 Эеяяя Рис.
3.30. Сдвоенный В-триггер, синхронизуемый фронтом, в микоосхеме 741.374АХ. велена таблица истинности, из которой видно, что триггером можно управлять с помощью сигналов на входах преднабора и очистки независимо от сигналов на входах Р и Т, уровень которых никакого значения не имеет. Как и в ранее рассмотренных К3- и 3К-триггерах, сигналы иа дополнительных входах преднабора и очистки не должны быть одновременно низкого уровня, так как это приводит триггер в неопределенное состояние. При управлении триггером с помощью сигналов на входах Р и Т уровни на обоих дополнительных входах должны быть высокими. Если сигнал на входе Р имеет высокий уровень, триггер принимает поступивший сигнал в момент, когда становится высоким уровень тактового сигнала.
При этом длительность нарастания фронта должна быть не больше 150 нс. Это же требование справедливо для 3тсТ- и ЯК-триггеров ТТЛ. Когда уровень тактового импульса становится низким, триггер переходит в состояние удержания, т. е. иа выходах Я(О) и Я(Ь) будет сохраняться поступившая информация. 3.17. О-триггер, синхронизуемый фронтом, как двоичный делитель На рис. 3.31 показана схема 1)-триггера, выход которого Я(7.) соединен с входом Р. Если подавать на триггер последовательность тактовых импульсов, то он будет принимать, на се- Глава 3 бя информацию с выхода Я(Ь) в моменты нарастающих переходов тактовых импульсов с низкого уровня на высокий.
Иначе говоря, триггер синхронизуется нарастающим фронтом импульса. Как это отчетливо видно из временнбй диаграммы на рис. 3.31, б, в том н состоит функция двоичного делителя. Р-триггер, включенный по такой схеме, называется двоичным делите- дредиетакодка Я еЯ Отиеткгт Й) а Рис. 3.31. а — 1л-триггер, синхрониауемый фронтом, как делитель на 2; б его временная диаграмма. лем, или двоичным счетчиком.
Взаимосвязь между двумя понятиями — "деление" и "счет" — подробнее будет рассмотрена в равд. 4.1. 3.18. Р-триггеры, синхронизуемые фронтом, как делители на 4 На рис. 3.32 показана схема делителя на 4, в которой использованы два Р-триггера. Выходы триггеров Я(ь) соединены с входами О, благодаря чему каждый из триггеров образует делитель на 2. Вход Т второго триггера соединен с выходом Я(С) первого триггера, так что счет идет вперед. Если же укаванный вход триггера соединить с выходом Я(Н), то счет будет идти назад. Тактовые сигналы вырабатываются элементом 5, который, заменив электрический переключатель, позволяет получать импульсы без затухающих переходных процессов. Временные соотношения тактовых импульсов и сигналов на выходе делителя показаны на диаграмме на рис.
3.32,б. Процесс счета можно контролировать по индикатору. Логическая структура (алгоритм работы) схемы показана на рис. 3.32, в. 3.19. Сдвиговые регистры на Р-триггерах, синхронизуемых фронтом На Р-триггерах можно легко построить и сдвиговый регистр. Если выход Я одного триггера соединить с входом О следующего триггера, то в момент положительного иивертиро- ирратт ф Т ~г Т Рпе, 3,32, Счетчик по молУлю 4 ва В-ТРиггеРе, екпхРокпвУемои фРоатев.
а-схема; б — временное анаграмма; а ааюрвтм работа. Индинапюрог +оВ бхгос ХО Л Бн 1 дна Рис. 3.33. Сивиговый регистр иа Э-триггерах. о — схема; б — временная диаграмма; е — алгоритм работы. 207 Элементы валомииатощил устройств вания тактового импульса с уровня Т, на Н информация, поданная на вход регистра, сдвинется на один шаг. Регистр, представленный на рис.
3.33, состоит из четырех триггеров, содержащихся в двух микросхемах типа 5Х747411 и 741574АХ. Тактовые импульсы вырабатываются коммутатором 50, показанным на схеме слева. С помощью переключателя 51 на вход регистра можно подавать либо О, либо 1. С помощью переключателя 52 выход триггера может соединяться с входом. Интересно проследить по индикатору, как логическая 1 передвигается по регистру.
Что для этого надо проделать и что получается, показывает временная диаграмма на рис. 3.33, б. Сначала переключателем сброса все триггеры устанавливаются в положение О. Переключатель 50 при этом должен быть в положении О. Далее переключатели 51 и 50 устанавливаются в положение 1. Затем переключатель 51 возвращается в положение О, а переключателем 52 соединяем вход регистра с выходом. Если теперь замкнуть и разомкнуть 50, то по индикатору увидим, как единица, введенная переключателем 51, передвигается по регистру слева направо. Если единица поступила на выход Я(Н) триггера РЕм то она опять возвращается на вход триггера РГ~ и т.
д. Точно так йке по регистру можно прогнать две единицы или один нуль. Функциональная схема регистра показана на рис. З.ЗЗ,в. 3.20. Применение Р-триггеров в сдвиговых регистрах Используя Р-триггеры, можно создать сдвиговый регистр, в котором информация передвигается как слева направо, так н справа налево. Информацию в регистр можно вводить и параллельно, и последовательно. Такой сдвиговый регистр становится уясе относительно сложной логической схемой, с которой интересно познакомиться с познавательной целью.
Анализируя схему, можно получить представление о работе уже небольшого микропроцессора, исполняющего, например, такие команды, как «сдвинуть налево» и «сдвинуть направо». На рис. 3.34 приведена схема свигового регистра на 2 бита, способного реализовать функции, перечисленные в начале раздела. Чтобы сделать работу схемы более наглядной, мы ограничим поток информации двумя битами. Разумеется, схему можно усложнить, получив сдвиговый регистр на значительно большее число битов. Это будет показано ниже. Внимательно рассмотрев схему, можно различить на ней три следующих основных элемента: слева — элемент выбора данных; в центре — элемент записи, или ЗУ, на Р-триггерах; справа — выходное устройство с тремя устойчивыми состояниями.
а„,(ю Роследодалелблбгй дбгход ХВ в())) в()() ан) т ПОслеЫботелябг Ид 52 и) (сддие бледа) Уг 6 А 7 ехсрга- У илблбг. дроге р И дг аллелб- 2 д йт греггао С/ р ебгй Ебасобт/ длод а(вг(д) дбгбор аж) е 4 е л о в й з 7оехслгаОйлбебгй ббтггер о и уо дбр а(д) оо Лоследодалгелб - ~ гаяглодбге лбгй дход(сддиг 5егл> иггагглбсбг Т Послеоод град ~) баюглб— лбгй дбаед грехслгабилблбгй улрадллггг Гесиод вход д-5~в) Рис, 3.34. Двунаправленный сдвиговый регистр с 2 триггерами (последовательно-параллельный вход и последовательно-параллельный выход).
в(я) жл) Ресгсигг селекаги- родалая в Григгер сг дтраллелбяб еехход/ диод «Ч~в (у() Элементы эаноминающих устройств Используются Р-триггеры, синхронизуемые фронтом. Четыре селектирующпх входа на каждом Р-триггере, обозначенные цифрами от О до З„позволяют коммутировать входные сигналы по командам выбора, которые поступают от элементов А и В (слева внизу). В реальном микропроцессоре селектирующие сигналы поступают от командного регистра. Итак, мы имеем дело с двумя переменными, варьируя которыми, можем выбирать 1 из 4 регистров. Сигналы модовой селекции подаются на селектируюшие ключевые элементы, которые на каждый селектирующий вход освобождают только одинединственный логический элемент И. Если, например, А=~. и В=А, то тогда В=Н и А=Н. Это в свою очередь означает, что.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
