Й.Янсен Курс цифровой электроники. Том 2. Проектирование устройств на цифровых ИС (1987) (1092082), страница 35
Текст из файла (страница 35)
Информация триггера В изменяется при обратном переходе тактового импульса, т. е. от О к 1, если в триггере А до этого была 1. Информация триггера С изменяется при переходе тактового импульса от 1 к О, ес. ли в триггерах А и В до этого была 1. Логическая схема И, со. стоящая из каскадов У1 и У2, определяет, действительно лв выходы находятся в состоянии 1.
Если да, то входы У и К соответствующих триггеров получают высокий уровень, вследствие чего и достигается желаемое изменение информации. В триггере В входы У и К могут быть непосредственно соединены с выходом Ял, потому что здесь для перехода сигналов от 1 к О (нли наоборот — от О к 1) должно удовлетворяться условие о том, что до этого перехода триггер А находился в состоянии 1.
Условием перехода сигнала в триггере С является предшествующее одновременное равнофазное состояние 1 в триггерах А и В. Это условие обеспечивает элемент У1. Аналогичное условие для Р-триггера состоит в равнофазностн предшествующих состояний трех предыдущих триггеров А, В и С. Они также должны быть в состоянии 1. Это условие обеспечивается элементом М2.
Естественно, что такую организацию схемы можно продолжить и дальше, и это позволило бы получить синхронный двоичный счетчик со значительно большим потоком информации, т. е. способный оперировать со значительно большими числами. Обратим внимание на то, что для каждого шага расширения возможностей счетчика должен использоваться логический элемент И с двумя входами. Выходные сигналы такого счетчика получаются когерентными, так как все переходы состояний триггеров происходят под действием тактовых сигналов Т, одновременно. Строгая последовательность в организации тактовых сигналов, необходимая для удовлетворения условий А В, а затем условия А В С, обеспечивается логическим элементом И.
Счетчики, работающие по такому принципу, называют синхронными последовательными счетчиками. Если условия перехода состояний триггеров формируются строго раздельно для каждого разряда деления, то говорят, что счетчик параллельный. Схема двоичного синхронного параллельного счетчика приведена на рис. 4.9. В этом счетчике на входах У и К триггера А сигналы постоянно имеют высокий уровень (состояние 1).
Триггер В тоже управляется по входам У н К сигналами с выхода Ял, а переходы в триггер С совершаются вследствие удовлетворения условия А В предшествующими двумя триггерами. До этого этапа работа синхронного параллельного счетчика ничем не отличается от работы последовательного счетчика. В триггере 0 созданное предшествующими двумя триггерами условие А В и комбинация с С уже не 231 Счетчики и делители частоты используются. Здесь все три триггера А, В и С кодируют сигналы раздельно.
Для следующего разряда аналогичным условием будет А В С.Р и т. д. Так путем каскадирования достигается увеличение разрядности чисел до требуемых для данного счетчика пределов. В двоичном последовательном счетчике создается как бы цепочка логических элементов И, что, как нетрудно понять, приводит к увеличению времени обработки сигналов, т. е. к увеличению задержки. Поэтому по признаку высокочастотности (частоты А гто иттттуаесод 7 ~л с"' и ОФ 41 о Рис. 4.9. Синхронный двоичный параллельный счетчик.
тактовых импульсов) последовательные счетчики уступают параллельным, у которых элементы И не вызывают увеличения задержки. Разумеется, можно построить и комбинированный последовательно-параллельный счетчик. Такие счетчики конструктивно оформляются в виде групп )К-триггеров, объединенных в одну ИС. Внутри ИС сигналы обрабатываются триггерами параллельно, а сами ИС соединяются в последовательные цепочки. Сформированные предшествующими ИС пакеты сигналов подаются на разрешающий или зависимый вход последующей ИС, сигнал которой управляет входами У и К триггера, изменяющего свое состояние по командам тактовых импульсов. В последнее время разработаны ИС ТТЛ и КМОП-логики с четырьмя ЯК-триггерами в одном корпусе с двухрядными выводамп. 4.4.
Десятичный счетчик (делитель на 10) Десятичные счетчики вообще работают по двоично-десятичному коду (ДДК). Схема десятичного асинхронного счетчика показана на рис. 4.!О. Если рассмотреть временную диаграмму и таблицу чисел состояний этого счетчика, то можно видеть, 1Ц Еев оис .О лаааагаапеаг 8 О Рис. 4.10, Асинхронный десятичный счетчик. а — схема; б аремеииба диаграмма; в — таблида ссстеааин. , теаяагиаеьге гасла Таегооаьге иеауеьаьг Те ме 0 т 3 л ь у в 7 в в lа х' е чо т чо "е чо чт 'а О Охчт Т ча О О О'~1 Т т Т О О'х'а ) г о о о о о'чх т'что Счетчики и делители частота что триггер А изменяет свое состояние непосредственно под действием тактового импульса; состояние же триггера В меняется в момент перехода триггера А от 1 к 0; состояние триггера С меняется, когда триггер В переходит к О, и, наконец, триггер В меняет свое состояние, когда триггер А переходит от 1 к О, причем сигналы на входах У триггеров В и С имеют значение логической 1 (высокий уровень).
Последнее условие отличает рассматриваемый счетчик от обычного двоичного счетчика. Оно связано с необходимостью подготовки перехода от цифры 9 к цифре О. На входе К триггера Р всегда будет высокий уровень, вследствие чего при первом же переходе триггера А от 1 к 0 триггер Р возвращается в положение О. Триггер В после результата 9 перейти в положение ! не может, так как сигнал Яи(Н) на его входе У прк результатах 8 и 9 низкий (см. таблицу на рис. 4.10,в). Варьируя варианты соединения триггеров между собой, можно обеспечить прекращение счета после достижения цифры 9.
Достигнув этого состояния, счетчик возвращается в положение О, после чего процесс счета может опять начаться с О. 4.5. Синхронный десятичный счетчик На рис. 4.11 приведена схема синхронного последовательного десятичного счетчика. Из временнбй диаграммы и таблицы кодирования видно, что, как и в случае двоичного счетчика, триггер А инвертируется при переходе тактового импульса от состояния 1 к О. Поэтому для достижения цели на входы У и К триггера А постоянно подается сигнал высокого уровня.
Триггер В должен инвертироваться, когда триггер А был в состоянии 1, а триггер Р— в состоянии 0 1Р(Н) =Н!. После достижения результата 9 триггер В свое состояние больше менять не должен, да это и произойти не может, потому чта сигнал высокого уровня Р(Н) на триггере уже успел смениться на сигнал низкого уровня У,(0), вследствие чего изменились я уровни на входах У и К триггера В. Что касается триггера С, то его состояние изменится при условии, что триггеры А и В были в состоянии 1, а триггер Р— в состоянии 0 до перехода тактового импульса от Н к В (т.
е. от 1 к 0). Это полностьта совпадает с данными таблицы. Описанное условие обеспечивается каскадом Н2, который активирует сигналы на входах У и К триггера С. Триггер Р при переходе тактового импульса от 1 к 0 совершает переход от 0 к 1 и достигает цифры 8, когда на триггерах А, В и С была единица, а на триггере Р— нуль. Процессы этого этапа кодирования тоже описываются числовой таблицей и временнбй диаграммой. Вход К тригге- Глава 4 Ю(779 со лд йглде .7ие7ОС Г гсл „гг аг) аю аЮ и 7ЛС373лт вд 74187ЗЛЕ х7М57дгн го~лици еодило$анин чисел 7 *я о*с ле:г Деснтиене. е еисри 7онтовеи и. "семсее То ве лес-е Рис.
4д1. Десятичный синхронный параллельный счетчик. с — схема; б — временная диаграмма; е — таблица кодирования чисел. ра 79 соединен с выходом с,л, который при результате счета 9 находится в состоянии 1 (высокий уровень). Это значит, что прн следующем тактовом импульсе триггер 0 опять перейдет в положение О. Триггер В после достижения результата 9 изменить свое состояние не сможет, так как на триггере 0 произошел переход от Н к Е и такой же переход произошел на входах У и К триггера В. Таким образом, видим, что и здесь десятичный счетчик по достижении результата 9 опять возвращается в состояние О.
Как и двоичный, десятичный счетчик может работать в параллельном режиме. Необходимые для этого условия формируются раздельно для каждого разряда. Дальней- Счетчики и делители частоты 235 ший счет от 9 к О происходит точно так, как в счетчике с последовательной обработкой сигналов. Десятичные счетчики ТТЛ и КМОП-логики, как правило, работают в параллельном режиме и собираются в виде отдельных ИС.
Соединив каскадно несколько таких ИС„ можно получить систему десятичных счетчиков с нарастающей разрядностью. При этом каждый последующий каскад увеличивает разрядность на одну ступень вверх, когда счет ведется по поступающим тактовым импульсам. 4.6. Счетчики прямого и обратного счета До сих пор в своих рассуждениях мы исходили из того, что двоичные и десятичные счетчики реализуют прямой счет, т. е. от О в сторону больших двоичных или десятичных чисел (суммирующий счетчик). Нетрудно показать, что счетчики можно заставить считать и в обратном направлении (вычитающнй счетчик).
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
