Дж.Хиллбурн, П.Джулич Микро-ЭВМ и микропроцессоры (1979) (1092080), страница 4
Текст из файла (страница 4)
стве примера двойное дополнение (2.16); это равенство можно реализовать ~при помощи двух инверторов (рнс. 2.13). На рис. 2.14 при~велены две схемы для выражения (2.196), характеризующего распределительный закон. Эти схемы эквивалентны, но одна из них состоит из двух, а другая — из трех элементов. Важные соотношения булевой алгебры можно получить, используя теорему де Моргана. Согласно этой теореме, выражения, характеризующие свойства конъюнкции и дизъюнкции переменных А, В и. С, связаны между собой следуюпзим образом: АЛВЛС=А'/ВЧС (2.21а) А'4ВЧС=АЛВЛС (2.216) Теорема де Моргана полезна при выполнении двойственных преобразований булевых выражений. Преобразование согласно этой теореме заключается во взаимной замене знаков ~/ и Л н замене всех переменных их дополнениями. Рассмотрим, например, трехвходовую схему И.
Из (2.16) и (2.21а) получаем (2.22) АЛВЛС=АЛВЛС=А /В /С Схема реализации этого выражения показана на рис. 2.16. влас Рнс. 2.15. Логическая схема реализации выражения АЛВЛС А~/У/С. 26 Глава 2 КОМБИНАЦИОННЫЕ ЛОГИЧЕСКИЕ СХЕМЫ Выходные сигналы комбинационных логических схем определяются только значениями входных сигналов в любой данный момент времени. Благодаря этой особенности разработка комбинационной схемы относительно проста. Первым шагом в процессе разработки является составление таблицы истинности, в которой для всех комбинаций входных сигналов указываются соответствующие выходные сигналы. С целью пояснения сказанного рассмотрим, как реализуется логическая схема, выполняющая операцию ИСКЛЮЧАЮЩЕЕ ИЛИ, или операцию несовпадения.
Эта схема особенно часто используется в арифметических сумматорах (гл. 3). Таблица истинности 2.8 описывает работу данной схемы. Сигнал на выходе принимает истинное значение только в том случае, когда значения входных сигналов не совпадают. Таблица 2.б Таблица истинности длн сдвмм ИСКЛЮЧАЮЩЕЕ ИЛИ Вход лв заход х 00 0 1 ! 0 ! 1 В таблице истинности 1 соответствует переменной А (ИСТИНА), 0 — А (ЛО)КЬ). Из таблицы видно, что значение Х на выходе истинно при следующих кам~бинациях входов А и В: А и В или А и В.
Это можно записать следующим образом: Х=(АЛВ)~/(А/~В) (2.23) Выражение (2.23) известно как выражение для получения суммы произведений 1101; последние называют минитермами. На рис. 2.16 изображена схема реализации операции ИСКЛЮЧАЮЩЕЕ ИЛИ (2.23). В этой схеме используются элементы И, ИЛИ и НЕ. Поскольку любую функцию можно реализовать с использованием указанных элементов, такую комбинацию элементов называют функционально полной. Существуют другие функционально полные системы, например система, реализующая функцию И-НЕ, или система, реализующая функцию ИЛИ-НЕ. Операция ИСКЛЮЧАЮЩЕЕ ИЛИ обычно заа!исывается как Ач В и читается «А исключающее или В».
Соответствующие условные обозначения схемы представлены на рис. 2.17. Комбинационные схемы часто используются при преобразовании кодов. В качестве второго примера рассмотрим процесс построения схемы Лифровая логика 27 В) У (АЛО) Рис. 2.16. Логическая схема реализации операции ИСКЛЮЧАЮЩЕЕ ИЛИ на элементах И, ИЛИ, НЕ. Рис. 2.17. Условные обозначения схемы ИСКЛЮЧАЮЩЕЕ ИЛИ.
а — спецввввпый свмвопВ 6 — евмвоз првмоуговввой формы. дешифратора 1-из-8. Прежде всего наметим последовательность шагов для выполнения данной процедуры: 1. Строим таблицу истинности для выполнения логической функции. 2. Для каждого истинного состояния на выходе формируем логические произведения (И) соответствующих входных сигналов.
3. Для каждого выхода формируем логическую су~м~му (ИЛИ) минитврмов, полученных для данного выхода согласно шагу 2. Работа дешифратора 1-из-8 описывается таблицей, истинности 2.9. Выход Хв Хв Хз Хв Хв Хв Хв Хв вход А ВС 000 001 010 011 100 101 110 111 Таблица 2.9 табляца ястинности для дешнфратора 1-из-3 1 0 0 00 0 00 О!000000 00100000 00010000 О 0 0 01 0 00 0 0 0 00 1 00 00000010 0 0 0 00 0 01 28 Глава 2 Из таблицы видно, что существует восемь комбинаций для трех входов дешифратора.
И только одна из восьми находится в состоянии ИСТИНА для каждой конкретной комбинации на входе. Выполняя шаг 2 относительно Хь отметим, что для сигнала на выходе Х~ имеется только одно состояние истинности. Для данного состояния логическое произведение сигналов на входе есть АЛВЛС; при этой комбинации значения сигналов на других выходах схемы дешифратора равны О. Перейдем к выполнению шага 3.
Поскольку существует лишь одно произведение для выхода Хь то Х,=АЛВЛС или, если преобразовать это выражение в соответствии с теоремой де Моргана (2.21а), Х1 = А ~/ В '/С. Выполнив аналогичные действия относительно остальных выходов (Хв— Х,), получим Х,=АЛВЛС=А~/В'/С Хв=АЛВЛС=А'/В~/С Хв=АЛВЛС=А~/В~/С Х,=АЛВЛС=А'/В~/С Хв=АЛВЛС=А~/В'/С Хв — — АЛВЛС=А~/В~/С Х,=АЛВЛС=А'/В~/С Х, =АЛВЛС=А'/В'/С Прн использовании на входе прямых н инверсных сигналов дешифратор может быть выполнен на восьми трехвходовых схемах И в соответствии с левой частью приведенных выражений или на восьми трехвходовых схемах ИЛИ-НЕ в соответствии с правой частью этих выражений. На рнс.
2.18 приведена схема дешифратора, построенного на схемах И. ПОЛОЖИТЕЛЬНАЯ И ОТРИЦАТЕЛЬНАЯ ЛОГИКИ Для установления зависимости между логическими переменными и электрическими сигналами необходимо идентифицировать логические О и 1 соответствующими уровнями напряжений. Возможны два способа представления логических переменных уровнями электрических сигналов — с использованием положительной и отрицательной логик. Для случая 'положительной логики высокий уровень напряжения соответствует состоянию 1 (ИСТИНА), низ- Иифровая логика 29 В с Х, Х„Х, Х, Х, Хг Х, Хг Рис.
2.18. Логическая схема дешифратора !-иа-8. кий — состоянию О (ЛОЖЬ). Для случая отрицательной логики состоянию 1 соответствует низкий уровень напряжения, состоянию Π— высокий уровень. Поясним сказанное на примере. Пусть переменная А обозначается как А+ и А соответственно для положительной и отрицательной логик.
Из приведенных выше определений ясно, что А+ — — А А =А+ (2.24а) (2.246) А, ~/В,=А,ЛВ, = А дВ Данные соотношения реализуются посредством инверсии (рис. 2.19). Как видно из рисунка, инверторы можно использовать при переходе от положительной логики к отрицательной и наоборот. Рассмотрим элемент ИЛИ (равд, 2.1). Таблица истинности 2.3 описывает операцию ИЛИ для случая положительной логики. Предположим, мы хотим перейти к отрицательной логике. Из (2.24) следует, что для этого надо все значения входных и выходных скгналов заменить на их дополнения, как показано в табл.
2.10. Используя (2.21б) и (2.24б), получим 30 Глава 2 А=А+ А =А Рнс. 2.19. Условные обовначеяия ннверторов дня случаев положительной (п1 и отрицательной (б) логик. Проанализировав это соотношение, а также данные табл. 2.10, можно убедиться в том, что схема ИЛИ для случая положительной логики соответствует схеме И для случая отрицательной ло. гики. таблица 2.ЛГ Таблица нстнниостя схеям ИЛИ для случаев положительной (слева) и отрицательной (справа) логик А — А — А+Ч В+ А- А+  — В+ А+Ч В+ О О О 1 1 О 1 1 1 ! 1 О О 1 О О Рис. 2.20. Схема И для отрицательной логики. Условное обозначение элемента И в отрицательной логике можно получить следующим образом. Изобразим условное обозначение элемента И с указанием сигналов на входе и выходе, как это принято для положительной логики.
Для перехода к отрицательной логике необходимо поставить ннверторы (рис. 2.19) на всех входах н выходе схемы. Полученная в результате схема и ее условное обозначение даны на рис. 2.20. Аналогичные действия следует выполнить для получения соответствующих эквивалентов других схем; на рис. 2.21 приведены условные обозначения таких схем. Х1ифровия логика 31 //трииательная логика Поноягитоньная ногина Иноертор Индертор г'хема ИПИ схема И Ерема ИПИ Схема И ~'хема И-НЕ схема ИЛИ-НЕ ~хема ИПИ-НЕ Ехема И-НЕ схем лля положительной и отрицательной логик.
Рис. 2.21. Условные обозначения 2.3. ЦИФРОВЫЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ Логические элементы, описанные в предыдущем разделе, могут быть выполнены в виде ИС 1121. Интегральные схемы имеют значительные преимущества перед схемамн на дискретных элементах по габаритам, потребляемой мощности н стоимости. В одном кор- 32 Глава 2 "ви ~ах Упал "лги» бп ".гн ычалл Угл П~г' Рис.
2.22. Типичная зависимость напряжения на выходе от напряжения на вхо- де для ИС, реализующих функции ИЛИ-НЕ и И-НЕ. ! — зояз состояния 0 входного сигнала: т — зовя состояния ! входного сигнала; 3 — зоил состояния ! выходного сигнала; и' — зова состояния О выходного сигнзлв.
пусе ИС может быть размещено большое количество логических элементов при условии незначительной величины потребляемой мощности. Технологический процесс производства ИС аналогичен процессу производства дискретных транзисторов, стоимость одной ИС зачастую сравнима со стоимостью транзистора. ИС классифи. цируют в зависимости от их степени сложности. Схемами с малой степенью интеграции (МИС) называют схемы, содержащие до 12 логических элементов в корпусе.
К схемам со средней степенью интеграции (СИС) относят схемы, включающие 12 — 100 элементов. Большие интегральные схемы (БИС) — схемы, содержащие 100 и более логических элементов. Все цифровые ИС характеризуются двумя зонами напряжений для сигналов на входе и выходе, которые соответствуют состояниям 0 и 1. На рис. 2.22 показаны типичная зависимость напряже. ния на выходе схемы от напряжения на входе, рабочие зоны и ха. рантерные значения напряжений ИС, реализующих функции И-НЕ и ИЛИ-НЕ.
На входе схемы состоянию 0 соответствует зона от У, до Ухь, состоянию 1 — зона от Угы до Умзяс. Аналогично состоянию 0 иа выходе соответствует зона от У „до Уох, состоянию 1 — от Уон до У а«о Угь и Уоь — максимальные значения напряжений на ЛиФровая логика 33 входе и выходе схемы длЯ состоЯниЯ О. )г,н и )'огг — минимальные значения напряжений иа входе и выходе схемы для состояния 1.
Существует значительное количество типов ИС, однако большинство их относится к одной из тех категорий, которые описываются в данном разделе. Поскольку в рассматриваемых ниже ИС используются биполяриые и полевые транзисторы, начнем изучение ИС с данных транзисторов. ТРАНЗИСТОРЫ КАК ЭЛЕМЕНТЫ ЦИФРОВОЙ ЛОГИКИ Транзисторы являются базовыми элементами большинства типов ИС. Они используются и как дискретные элементы при сопряжении логических устройств. При изготовлении ИС применяют два основных вида транзисторов: биполярные транзисторы 1131 и полевые МОП-транзисторы 1141.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
