Дж.Хиллбурн, П.Джулич Микро-ЭВМ и микропроцессоры (1979) (1092080), страница 6
Текст из файла (страница 6)
Стандартная схема ЕСЕ показана на рис. 2.29. Она состоит из дифференциального усилителя, цепи смещения и эмиттерного повторителя на выходе. Цепь смещения работает таким образом, что Тз открыт, если А и В находятся в состоянии 0 (Т| и Тх закрыты). При этом Тл заперт и на выходе устанавливается низкий потенциал (состояние 0). Если же А или В немеют высокий потенциал (состояние 1), то транзистор Т~ или Тз открыт и ток,:протекающий через Т,, уменьшается, вызывая увеличение потенциала коллектора.
Это приводит к отпиранию Тл и установлению высокого потенциала (состояния 1) на выходе. Такая работа схемы соответствует операции ИЛИ. Если на выходе схемы стоит дополнительный эмиттерный повторитель и его база связана с коллектором Ть то схема реализует операцию ИЛИ-НЕ. По этой причине типовыми схемами ЕСЕ обычно считают схемы ИЛИ и ИЛИ-НЕ. В стандартных схемах ЕСЕ (например, серии 1000/10000) коэффициент объединения по входу и коэффициент разветвления по выходу обычно имеют значения 5 и 50 соответственно, напряжения источников питания Е,=О и Е,= — 5,2 В, номинальные значения потребляемой мощности 25 мВт/элемент, задержка 2 нс/элемент, Ууь — — — 1,85 В, Утн = — 0,810 В, 1'оь — — — 1,65 В и Уон = = — 0,96 В.
Помехоустойчивость схем считается удовлетворительной (запас помехоустойчивости Унь —— 0,2 В и Унн — — 0,15 В),величина наводимой помехи ниже сред~ней величины. Рассмотренный класс схем реализует довольно широкий набор различных функций и об- 40 Глава 2 3титтеииий иеуитиитель льииьутееиииильньт' цель усилитель етещтьие Рнс. 2.29. Стандартная схема ЕСЕ. ладает такими достоинствами, как малое время переключения (задержка по меньшей мере на порядок меньше, чем в ТТВ-схемах) и незначительные переходные процессы в цепях питания; обеспечивается также воэможность совместной работы со схемами ТТТ..
КОМНЛЕМЕНТАРНАЯ ЛОГНКА Схемы комплелтенгарной логики — это МОП-схемы, характеризующиеся низкой потребляемой мошностью и высокой помехоустойчивостью. Логические схемы этого типа изготавливают на базе и- и р-канальных МОП-транзисторов. Стандартная комплементарная МОП-схема (КМОП) представлена на рис. 2.30. Когда входы А и В имеют высокий потенциал (состояние 1), Т, и Т, закрыты, а Та и Т, открыты и на выходе схемы низкий потенциал (состояние О).
Если же А или В (или оба входа) находятся в состоянии О, то Т~ и Та открыты, а Т, и Ть закрыты и на выходе высокий потенциал (состояние 1). Таким образом, данная схема работает как схема И-НЕ. Если в этой схеме поменять местамн ри и-канальные транзисторы, то схема будет выполнять функцию ИЛИ-НЕ. Следовательно, стандартная КМОП-схема — это либо схема И-НЕ, либо схема ИЛИ-НЕ. Лифрооая логика 41 Рнс. 2,30. Стандартная комплементарная МОП-схема, реализующая функцию И-НЕ. В соответствии с рис.
2.30 А и В являются входами схемы на МОП-транзисторах. Так как их входное сопротивление порядка 10зз Ом, то ток во входной цепи фактически не ~потребляется. В связи с тем, что один из двух транзисторов, связанных с каждым входом (т. е. Т1 — Т, и Т,— Тг'1, находится всегда в состоянии насыщения, выходное сопротивление низкое и коэффициент разветвления по выходу высокий. Кроме того, в статическом режиме один транзистор в каждой из цепей, проходящих от Е, к земле (т.'е.
Т, — Т, и Т, — Т,)/, всегда находится в режиме отсечки, поэтому нет утечки на землю. Потребляемая .мощность связана лишь с утечкой в полевых МОП-транзисторах, которая в отдельных схемах составляет, величину до нескольких нановатт. Однако в динамическом режиме паразитные емкости в схеме вызывают повышенное потребление мощности. При частоте переключения 1МГц потребляемая мощность может увеличиваться,до 1 мВт/элемент. В типовой КМОП-схеме, например в серии СР 4000, выпускаемой фирмой КСА, и серии ММ 54С/74С фирмы 1т/а11опа! Ьеш1соп- 42 Глава 2 йцс1ог, напряжение источника питания Е, имеет диапазон от 3 до 15 В.
При Е,=5 В поминальные величины других параметров схемы следующие: статическая потребляемая мощность 10 нВт/элемент, коэффициент разветвления по выходу )50, задержка 70 ~нс. Уровень генерируемого шума — от низкого до среднего, а помехоустойчивость очень высокая (в некоторых случаях до 45а/а значения Е,). В настоящее время КМОП-схемы реализуют большое количество различных функций. Большинство таких схем по уровню напряжения совместимо с ТТТ= и,0ТЕ-схемами, однако к сопряжению различных типов схем следует подходить осторожно 1161. Главный недостаток КМОП-схем — их низкое быстродействие, особенно при нагрузке на выходе, имеющей емкостной характер.
2.4. ТРИГГЕРЫ Триггер, или бистабильный мультивибратор, — одноразрядный элемент памяти, предназначенный для хра~нвния логической переменной 17 — 101. Его схема в отличие от комбинационных схем, рассмотренных в предыдущем разделе, является последаеательностной, т. е. такой схемой, в которой текущие значения выходов зависят не только от текущих значений входов, ~но и от работы схемы до текущего момента. Хорошим примером последовательностной системы является телефон. Чтобы вступить в связь с определенным абонентом, следует набрать соответствующую цифровую последовательность. Произойдет ли подключение,к нужному а~боненту, когда набирается последняя цифра, зависит как от этой цифры, так и от ранее набран~ной комбинации цифр.
Другой пример — электронный счетчик, регистрирующий события. Предположим, что счетчик зарегистрировал 377 событий к моменту, когда происходит очередное событие. Выходное значение счетчика (378) зависит не только от текущего входного сигнала (очередное событие), но и от предыдущего показания счетчика (377). Последовательностные системы выполняют систематические последовательности действий, синхронизувмые управляющим синналом, называемым тактовым. Генератор тактовых импульсов — устройство, генерирующее серию поочередно появляющихся ~нулей и единиц (последовательность импульсов), как показано на рис.
2.31. Время одного полного цикла тактового сигнала называется периодом. Частота тактовых сигналов является величиной, обратной периоду. Для генерации тактовых сипналов обычно используется нестабильный мультивибратор, работающий на частоте нескольких |мегагерц. Триггер является основным компонентом более сложных последовательностных устройств, таких, как счетчики, сдвиговые регистры и регистры памяти, которые в свою очередь являются базовыми для микро-ЭВМ. Хотя известно много разновидностей триг- 1(ифровая логика 43 /?ериод ь'осогоение Состояние 1? Яреме =-а Рис. 2.31. Форма выходного напрннгеннв генератора тактовых импульсов.
геров, их основу составляет несколько простых схем. В данном разделе раоомотрим четыре главных типа триггеров, от которых другие типы триггеров обычно отличаются лишь входными цепями. СИНХРОННЫЙ ЯЯ-ТРИГГЕР гает аа О 1 1 О Неопределенно О О О 1 1 О 1 ! пульсов (С1.0СК), а также выходы Я и его дополнения Я. В соответствии со стандартом 1ЕЕЕ синхронизирующий вход обозначается буквой Сг, а небольшой треугольник соответствует выходу Я.
Схема Я5-триггера показана на рис. 2.33. Она состоит из логических схем И и ИЛИ-НЕ; последние охвачены обратной связью. Работа схемы описывается таблицей истинности 2.11. В этой таблице 1 — момент времени, когда тактовый импульс поступает на вход, 1„+1 — момент окончания действия импульса, а Яв — эначе- Синхронный 1т$-триггер является основным элементом памяти, называемым иногда !(БТ-триггером или гтБ-фиксаторолг.
На .рис. 2.32 показаны условные обозначения этого устройства. Первое обычно используют изготовители, второе обозначение установлено стандартом 1ЕЕЕ № 91-19?3 131. В первом случае указаны входы 5 (зе! — установка) и )т (гене! — сброс), вход тактовых имТаблица 2.11 Таблица истинности 1тЯ-триггера 44 Глава 2 а Х Рис. 2.32. Обпгепринятое обозначение Ю-триггера (а) и его обозначение в соот- ветствии со стандартом 1ЕЕЕ (б).
б'1'егаиетейге имеуеаеаг) Рис. 2.33. Схема )то-триггера на основе схем И и ИЛИ-НЕ. ние 1~ в момент 1„. Если 5 или )с равны 0 в момент 1, то в момент ге+1 11=9„и (3'=11 . Например, при Я„=О в момент 1 +1 с1=0 4=1. Далее рассмотрим случай, когда 5=0 и )с=1 в момент 1„. Здесь в момент 1 +~ Я=О и Я=1. Если же в момент 1„5=1 и )т'=О, то в момент 1 чл 9=1 и Я=О.
Очевидно, что в последних двух случаях значение Я в момент 1„зг не зависит от значения Я . И наконец, если 5 и )с равны 1, то значения выходных сигналов неопределенны. Ясно, что зто условие недопустимо для триггеров такого типа. Таким образом, )с5-триггеры являются одноразрядными устройствами памяти. При 5 и )г, равных О„триггер «помнит» значение бита информации. Если 5=1 и )т'=О, выход устанавливается в состояние 1, в то время как при 5=0 и Р=! выход сбрасывается в О. Операция, сброс — установка во многих )т5-триггерах происходит по переднему или по заднему фронтам тактового импульса.
Входные цепи строятся таким образом, что входы стробируются либо по переходу тактового импульса от 0 к 1 (по переднему фронту), либо от 1 к 0 (по задне.му фронту). Срответствующие триггеры называются гс5-григгера- Лифровая логика 45 ь"/таклгаоаге лгчлилагагl о Рнс. 2.34. Временная диаграмма работы йо-триггера, переключающегося по зад- нему фронту тактовых импульсов. ми с динамическим входом.
Временная диаграмма работы триггера с динамическим входом, переключающегося,по заднему фронту, показана на рис. 2.34. На этом рисунке 5- и 1с-входы вызывают изменения Я только по заднему фронту тактовых импульсов. Изменения 5 и Л не влияют на Я до тех пор, пока не появится задний фронт тактового импульса. Существует другой способ управления входами триггера — путем использова~ния уровня напряжения. В этом случае входы 5 и 17 управляются высоким (нииким) уровнем входа С. Когда на входе С высокий уровень, значение выхода определяется входами. Этот триггер обычно называется Ю-фиксатором (Ю-триггер со статическим входом). Типичная временная диаграмма У75-триггера, управляемого высоким уровнем напряжения, показана на рис. 2.35.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
