ЦУи МП (1086959), страница 3

Просмтор этого файла доступен только зарегистрированным пользователям. Но у нас супер быстрая регистрация: достаточно только электронной почты!

Текст из файла (страница 3)

б) вторичный КЭШ (Layer 2 =L2)

1. Постоянная память

2. Полупостоянная память

Основная память (ОЗУ, RAM) используется для оперативного обмена информацией (команды и данные). Может быть использована процессорами и внешними источниками информации и периферийными подсистемами. Основные требования: (к основной памяти)

1. Большой объем для электронной памяти.

2. Высокое быстродействие, т.к. оно определяет быстродействие всей системы.

3. Высокая надежность хранения данных.

КЭШ память (СОЗУ)- не является самостоятельным хранилищем информации. Кэш хранит копии тех данных, к которым происходили последние обращения, и вероятность обращения к ним же будет обслужена из КЭШа значительно быстрее. Процесс ускорения работы носит вероятный характер, ускорение может произойти, а может и нет. В современных ПК кэш память строится двух уровневой схеме:

а) первичный кэш (Layer 1=L1) - это кэш первого уровня, внутренний, он
устанавливается в одном кристалле с процессором.

б) вторичный кэш (Layer 2) -это кэш второго уровня, устанавливается на системной
плате.

Pentium Pro, II, III кэш второго уровня располагается в корпусе с кристаллом.

Постоянная память - используется для энергонезависимых систем.

Данные этой памяти могут быть только считаны, но современные материнские платы

позволяют перепрограммировать ее, используя специальные средства. Такая память

FLASH.

Полупостоянная память - используется для хранения информации о конфигурации

компьютера, а также системное время и дату.

Сохранность данных обеспечивается маломощной батарейкой на материнской плате.

Динамическая память

Память можно разделить 2 класса по принципу хранения информации: динамическая и статическая. В статической памяти запоминающим элементом является триггер, который может сохранять информацию очень долго. В динамической памяти упрощенным можно считать, что элементом ячейки является конденсатор, образованный элементами микросхем. Если конденсатор заряжен, в нем записана логическая единица. Схема считывания разряжает конденсатор и если заряд был не 0, то подзаряжает его снова.

«+» динамической памяти:

• относительная простота ячейки => самая дешевая полупроводниковая память и большие объемы.

• относительно высокое быстродействие.
«-» динамической памяти:

• при отсутствии обращения к ячейке за счет токов утечки конденсатор
  ' разряжается и может потеря информации.

• эта память требует периодической подзарядки конденсаторов.

В связи с этим в интерфейс управления динамической памятью введены некоторые усложнения, одним из них является регенератор.

Регенерация динамической памяти

Запоминающие ячейки динамической памяти (DRAM) организованы в виде двухмерной матрицы, в узлах которой располагаются запоминающие элементы, поэтому выделяют понятия номер строки и номер столбца.

Столбец - Column Строка - Row

При обращении к любой ячейки памяти, узду по чтению или записи обновляется или генерируется не только эта ячейка, а вся строка матрицы. Так выполнены все микросхемы DRAM.

Гак как обычно обращение к ячейкам происходит в случайном порядке, для поддержания целостности данных вводят холостые циклы регенерации, а этим занимается чипсет материнской платы.

В зависимости от алгоритма вставки в работу циклов регенерации различают распределенную и пакетную регенерацию.

Пакетный цикл надолго занимает пакетную шину.

Способы регенерации

(Принцип хранения информации в динамической памяти конденсатора)

Регенерация динамической памяти может производиться следующими способами:

1. ROR - Ras Only Refresh

Этот способ организуется без импульса CAS. В этом случае адрес очередной регенерированной строки выставляется контроллером памяти до спада RAS очередного цикла регенерации.

Регенерации подвергается способ R1 Порядок способ R1 не важен.

2. CBR - CAS Before RAS

Импульс CAS следует перед импульсом RAS (нарушен порядок)

При лом микросхема динамической памяти выполняет цикл регенерации строки,

адрес которой находится во внутреннем счетчике микросхемы.

В задачу контроллера входит только периодическое формирование таких циклов.

3. Hidden Refresh - скрытая регенерация (Поддерживает все DRAM)

Этот способ является разновидностью цикла CBR. Отличие от CBR заключается в том, что на цепи RAS будет 2 импульса во время полезного цикла обращения.

"-" : длительность чтения цикла увеличивается.

В современных ПК задачей регенерации занимается чипсет. При этом применяются различные хитрости, например регенерация только в моменты освобождения шины, запоминания адресов, к которым были обращения, чтобы заново не регенерировать эту строку.

Динамическая память, которая используется в видеоконтроллерах, не требует регенерации, так как при выводе изображения на дисплей происходит периодическое обращение по чтению но всем ячейкам видеопамяти, поэтому регенерация происходит автоматически.

Страничный режим обмена

FPM - Fast Page Mode

Этот режим очень похож на пакетный режим у 486-процессоров. Он позволяет более эффективным способом получить данные, расположенные в одной строке и разных столбцах. При этом номер строки передается один раз.

Адреса столбцов С, можно менять произвольным образом.

Понятие страница относится к строке R1. Из временной диаграммы видно, что экономия времени получается за счет исключения фазы выдачи R₁. В результате память с временем доступа 60 не внутри страницы способна выдавать данные через 35 не.

Стандартная память с временем доступа 60 - 70 не в режиме FPM на частоте системной шины 67 МГц способны обеспечивать пакетный цикл 5-3-3-3 (количество пакетов).

EDO - память

EDO - Enhanced Data Output

Это следующий тип памяти, обеспечивающий более высокие параметры по быстродействию. У этой памяти на выходе установлен регистр-защелка, который пропускает данные со входа на выход, когда СAS = 0 и хранит, когда CAS = 1

Третьего состояния можно добиться следующими способами:

1. Установить сигнал Output Enable в 1 ОЕ = 1

2. CAS; RAS = 1

В результате режим FPM модифицируется и получает название НРМ НРМ - Нуper Page Mode

Считывание данных может происходить вплоть до очередного спада CAS. Следовательно мы получим экономию времени на длительности CAS, поэтому длительность цикла сокращается с 35 до 25 нс, повышая производительность на 30 %. При этом пакетный цикл получается с характерными 5-2-2-2

" + ". простота усовершенствования не увеличила стоимости DRAM,

Из временных диаграмм видно, что EDO и не EDO памяти не совместимы, поэтому их нельзя путать

I DO - память в основном начала применяться в Pentium на материнских платах

BEDO - память

(Burst EDO)

В таких DRAM кроме выходного регистра-защелки также присутствует внутренний счетчик адреса памяти для пакетного цикла. Следовательно адрес строки и начальный адрес столбца выставляется только один раз.

Данные во временной диаграмме отстают от реальных стробов.

Из временной диаграммы видно, что данные отстают на 1 такт. Для BEDO памяти с временем доступа 60 нс и частотой шины 66 МГц пакетный цикл получается с характеристикой 5-1-1-1 (т.е. не надо тактовых импульсов шине)

SDRAM (Synchronous DRAM)

Используется в модулях DIMM.

• Она синхронизирована с CPU

• Основана на стандартной DRAM, но ухищрения интерфейса позволяют получать
  данные фактически в 4 раза быстрее.

• Функционирует синхронно, а не асинхронно как обычная память.

• Наличие банков-ячейки памяти внутри чипа SDRAM, который разделяется на 2
  независимых подмножества. Т.к. банки независимы, то непрерывный поток данных
  можно обеспечить переключением банков между собой. Этот метод называется
  чередованием банков

Возможность работы в пакетном-конвейерном режиме.(как в EDO).

Возможность работы в пикетно-конвейерном режиме.(как в EDO).

Общая структура МПС

Микропроцессор - центральная часть любой микропроцессорной системы (МПС) -включает в себя АЛУ и ЦУУ, реализующее командный цикл. МП может функционировать только в составе МПС, включающей в себя, кроме МП, память, устройства ввода/вывода, вспомогательные схемы (тактовый генератор, контроллеры прерываний и ПДП, шинные формирователи, регистры-защелки и др.).

В любой МПС можно выделить следующие основные части (подсистемы):

• процессорный модуль;

• память;

• внешние устройства (внешние ЗУ + устройства ввода/вывода);

• подсистему прерываний;

• подсистему прямого доступа в память.

Связь между процессором и другими устройствами МПС может осуществляться по принципам радиальных связей, общей шины или комбинированным способом. В однопроцессорных МПС, особенно 8- и 16-разрядных, наибольшее распространение получил принцип связи "Общая шина", при котором все устройства подключаются к интерфейсу одинаковым образом (Рис. 1.1).

Рис. 1.1. Структура МПС с интерфейсом "Общая шина"

Все сигналы интерфейса делятся на три основные группы - данных, адреса и управления. Многочисленные разновидности интерфейсов "Общая шина" обеспечивают передачу по раздельным или мультиплексированным линиям (шинам). Например, интерфейс Mierobus, с которым работают большинство 8-разрядаых МПС на базе i8080, передает адрес и данные по раздельным шинам, но некоторые управляющие сигналы передаются по шине данных. Интерфейс Q-bus, используемый в микро-ЭВМ фирмы DEC (отечественный аналог -микропроцессоры серии K180t) имеет мультиплексированную шину адреса/данных, по которой эта информация передается с разделением во времени. Естественно, что при наличии мультиплексированной шины в состав линий управления необходимо включать специальный сигнал, идентифицирующий тип информации на шине.

Обмен информацией по интерфейсу производится между двумя устройствами, одно из которых является активным, а другое - пассивным. Активное устройство формирует адреса пассивных устройств и управляющие сигналы. Активным устройством выступает, как правило, процессор, а пассивным - всегда память и некоторые ВУ. Однако, иногда быстродействующие ВУ могут выступать в качестве задатчика (активного устройства) на интерфейсе, управляя обменом с памятью (т.н. режим прямого доступа в память - см. раздел 8).

Характеристики

Список файлов лекций