Справочник - Разработка и оформление конструкторской документации РЭА (1071707), страница 37
Текст из файла (страница 37)
Изображение и установка транзистора 2ТМ5А (а); упронзеииое взображевие в плане (б) Таблина 8.9 (ирис. 8.13) 269 1О Зак. 1386 О О н,на с во* сс сно и с а о а с в о и о х с х о с и с х о а со со О аанаи ан 'ии 'СНовна ерилви вюзи он ваСибо» ао аииноааавд О О О О .а О О о с ннэ а -Я ос„ ~ в с и о. О О О О сСС ~Со ОО Ось Оса ссос )0 4< с О с с ССа с х с сССС д сОО о %* сСЧ , с с!о с„С с с с о- асс хасс д дсс с О а К с с.с ' и о .
нсн о хО и Зй~ д сов 4 а в с с с х с~ йс ос С вс о ° хи ах хв с а х о х аавор ан 'с аааасн ииаонваЫ савнбвн авион ан 'нн 'с с о с о к а с,» оо 53 а с а ~с со о "' хс о х хс оо 5 Рнс. 8.16. Изображение н установка транзисторов 2ТЗЗЗА...ЗТЗЗЗЕ, КТ359А... КТ359В (а); упрощенное изображение и плане (б) Таблица 8.12 (крис. 8.16) развратные раз- меры, мм. не белее Размеры, мнМ, не менее Выводы Тна 0,75 0,75 0,0!О 0,34 К! 0,75 0,75 0,0!О 0,34 К2 350 80 К! 2ТЗЗЗЛ... 2ТЗЗЗЕ КТ359А... КТ359В н м м н м а о о" о $ ю а о ЗФ л е хи "о ° $ ° и х о До н о и н в и о с и о х в М о н о н х с о х о. х аанаи ан 'ии 'евовив еандвн васах ов ехвбом *о аннвоаоаед и ни 2 а а о л в Ф н и а н а а -л оо й$$ ~на ел -3 ~:~ и$ х и и х- 3 'о со оо ода хво и 61 йо в' лил % нач и а О и "о и~ о но иле ь воХ и о ~ д ос.
лои оо Х с и а а с х х нов ян о си и о нн х хн о н х о. аанор ан а 'еаавщ ннвонваан авенбвее аннан ан ин '! и Й 5 х ,в ив $» 33 но и хв но он оД в х ии 8 о о 40 ° б б Ф О х мо мо и '4 м Ох 4 Я О 4 х 4 о м О о и о х х о х В О. о 4 'В 4Р о ээнэи ан 'ии 'ВВОВЯВ Врмлем Вэааи ом еаннбом эо аннноэоэе44 ими р н 4 О О а о о Н О и и „и х и Ю *и оо мх ми О ОО ФЮ 294 хи т хиэ о те 44 х х т ООО тоо и ,".т~ т и О, О ИЯ О 4 О т~ %~ ~ О, те т —.ы ' 4О и х 44 м О уи ой О и хм о 4 М ми \" и х о 4 Ох аанор эн 'э 'ваавщ инноивэо4 *неманя аэнаи аи 'ии '[ 4 — о О $ и 4 И 44 ~о ~4 хр ОД ОО хх Я оо а3 Ю О ~э О й Х Х ~:~ Ю о ~ ф ~ и 'о о О ы Ф Ю ~ о ~ аэ Ф э~~ т' Ю ~~ % оЯ Е~ Ы ОО 3 Л ~Ф Дб й~ $ 295 о а о Х хе З о д Ф ,~ М оф ~о О й м ~,~ о -э Ю 6 ц ц Й 6" о рф Ю *ой "к~и М~~ О3 д О о,~ хз оо С'3 ~ ~ сч им ~ о а а Ю СЧ Юб Ф сэ О, М Ф~~ о„ о $ Ю $ Ю ~ «$ М й Ф )~ мх ~ы оо 10Ю Вирд Рнс.
8.21. Изображение и установка анодов КД!02А, КД102Б, 2Д102А, 2Д!02Б, КД103А. КД103Б, 2Д103А (а); упрощенное изображение в плане (6) Таблица 8.17 (к рис. 8.21) Габаритные равмеры. мм не более Вариант установки 1, ии, ве менее Масса. г, не бовее Тип 2,0» 2,7 3,2 0,1 10,0 2,8 2Д103А Прп пайке к метвллпческой детали площадЬю ие менее 7 ми'. КД102А КД!02Б 2Д102А 2Д!02Б КД103А КД103Б Расстоннне от корпуса до места нагиба вывода, мм, не менее ээвор ан 'э 'вээввв Ф О н»Вон»НОВ анвновя и й НО в ° ° В ° О ййх О Ф й ФОФ Нос О х вв х О О. Ф Ф О вэ аанаи эн 'ии 'вноаиа врнэай ввэаи ой вэвнбо» эо аннвовээвн В О и О О О О и О О э юи й 2~ О й~ й Ф йсэ З.й О.ИО~ и „ М сии ° О ВЭ вой 'О В»Ф НЭО «~ и О й и , лай И "~о а.
й йэсй й й х 'в $ Йс О ий й О Н у й О х Р О Ф О с й О у й О й й с аанан ан 'ии 'Э Н й О $ 1 Ф 3~ \ О О ОО си О во Рис. 8.23. Изображение и установка резисторов С2-12, СЗ-3 (а); упрощенное изображение в плане (б) Таблица 8.19 (к рнс. 8.23) Габаритные размеры, мм, не более Размеры, мм. не менее Месса, г, не более Вариант устеноннн Тнп О, 0008 0,0016 1Ч 2,6 ~ О,З О, 0004 СЗ 3 0,45 1,0 5,2 ~ 0,5 0,0015 вид д Рис.
8,24. Изображение и установка конденсаторов К10-9, К10-11-1В, К22-2А, КМК-2А, КМК-ЗА (а); упрощенное изображение в плане (б) 299 О,ЗО 1 3,6 1,00 ~ 6,2 1Д~ г~ Рис. 8.25. Изображение и установка конденсаторов К!0-27 двух- и трех- секционных (а); упрощенное изображение в плане (б) Рис. 8.26. Изображение и устакоака конденсатороа КЮ-27 патясекционных (а); упрощенное изображение а плане (б) Таблица 8.21 (к рнс, 8.25, 8.26) Габарвтнме размеры, мм, не более размер контактной пло- втадки иа плате, мкм, ве менее ' прн монтаже компонентов а и Твп з автоматизированной й пайкой*' сваркой" пайкой 1,0 К!0-27 двух- н трехсекцнонные (рнс. 8.25), ва- риант А 4,5 1,2 4,5 1,0 6,0 1,2 400 600 !Х 40 0,8 7,0 1,0 7,0 8,5 7,0 О,О Пятнсекцнонные (рнс.
8.26), вариант А 1,2 7,0 В тонпопленочвой технологии. В топко- н толстопненочной технологии. Глава 9. Чертежи попупроводниковых интегральных микросхем Р.1. Понятие о конструкции ноеунровонкмкоеык мктаграквнык ммвроекем Разработка и оформление чертежей на полупроводниковую микросхему тесно связаны с технологией ее изготовления, которая заключается в следующем. Элементы микросхемы (диоды, транзисторы, резисторы, конденсаторы) и их соединения создаются в объеме и на поверхности полупроводниковой пластины (подложки). На рис.
9.1 показана последовательность основных технологических операций изготовления полупроводниковой интегральной микросхемы на биполярных транзисторах, получаемых по планарно-эпитаксиальной технологии. Онн включают: 1) полирование и очистку кремниевой пластины р-типа — основы будущей интегральной схемы (рис. 9.1, а); 2) диффузию примеси для получения скрытого слоя транзисторов (рис. 9.1, б); 302 Жеднал ллоолано хремнпл слрьапьгй слой Злипангоальльай слой Коллелпгорнап одлогмо Рохделичшьнол одлагпгп дозодаг ойлагпгь Змапплернол одлаггпь Колленмопний нпнпгонпг е> Мемаллазироланный лрододнан Даод Резаглгор Транзагпгор Рис.
9йь Последовательность технологических операций изготовлении типичной интегральной полупроводниковой микросхемы (длн упропзенин рисунка слой оксида не показан) 3) наращивание эпитаксиального слоя ( слоя кремния п-типа проводимости) (рис. 9.1, в); 4) наращивание поверх эпитаксиального слоя пленки диоксида кремния (5)Ох) — изоляциойного слоя, выполняющего две задачи: защиту поверхности полупроводника и термостойкое маскирование при диффузии (для упрощения рисунка слой оксида не показан); 5) создание разделительной диффузии для получения изолированных локальных областей (рис. 9.1, г); 6) диффузию примеси для получения базовых областей транзисторов, анодных областей диодов и диффузионных резисторов (рис.
9.1, д); 7) диффузию примеси для получения эмиттерных областей транзисторов, конденсаторов и участков для создания контактов к коллекторным областям (рис. 9.1, е); 303 8) вытравливание окон в поверхностном слое для проведения операций диффузии и соединения тонких металлических пленок с контактами; 9) нанесение слоя металлизации для получения тонкопленочных металлических соединений между элементами схемы (рис.
9.1, ж); 10) пассивацию кристалла с освобождением от- оксида мест для резки его скрайбированием (для упрощения рисунка слой оксида ие показан). При этом используются методы диффузии и фотолитографии. С помощью диффузии создаются объемные структуры элементов. Фотолитография позволяет получать необходимую конфигурацию этих структур в плоскости. На рис. 9.2 показано, как формируется маска требуемой конфигурации, сквозь окна которой примеси диффундируют в полупроводник для создания соответствующих областей будущих элементов (резисторов, транзисторов и др.1.
На поверхность маскирующей пленки, покрывающей полупроводник, наносят слой фоторезиста, который обладает кислотостойкостью и чувствительностью к излучениям. Через специальный стеклянный негатив (фотошаблон) с изображением рисунка соответствующих областей элементов (рис. 9.3) фоторезист засвечивается. Незакрытые фото- шаблоном участки фоторезиста изменяют свои свойства под действием излучения. Неэкспонированные участки фоторезиста удаляют. В результате создается маска, повторяющая рисунок фотошаблона и позволяющая снять маскирующий слой с открытых участков поверхности полупроводника. Для полного технологического цикла обработки пластины требуется несколько фотошаблонов. Из-за очень малых размеров полупроводниковой микросхемы (иногда порядка 1 мм') на одной крем- аг Удлинил Рис.
9лп Процесс фотолитографии: а — ансеоннронанне; б — сосне обработан фотореанста Рис. 9.3. Фотошаблои двигать раьнерон йг5 нрнгтоппое 1 1 Рис. 9.4. Зависимость количества кристаллов на одной пластине от их размеров Итнтеол раьнерон 400 нригтолпье агу гд5 Лрьь том раьнерол г75 нригталлой 65'15 йм ттернтй нантант йаьойая ойлогть йгтттерная огвогть ампенторн ни иоитмт ремгый ноннина р Иотен пттж ай огнь Пьепьнно роготитеньнип а логьт Гнрьнпти глог Рис. 9.5.
Поперечное сечение типового транзистора (для упрощения рисунка слой оксида не показан) Лолпетпооньт нонтонт Роьйеаитепьноя Яопнентолноя гнили рная оптант ойгтгьт жпогть р рь и Иренний г. птзг еуйран ий нреиния Фенюи ,о" нити 4 нртлмй алой еопттттройатет лрт ейнтт Рис. 9.6. Структура и геометрия типового транзистора ниевой пластине диаметром 40 ...80 мм изготовляется одновременно несколько сотен (групповой метод изготовления) одинаковых микросхем (рис. 9.4). Поэтому фотошаблон готовят для асей площади кремниевой пластины. Повторение рисунков на нем осуществляется мультиплицированием. Все элементы полупроводниковой микросхемы создаются на транзисторной структуре.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
