Чижма С.Н. - Основы схемотехники 2008 (1055377), страница 57
Текст из файла (страница 57)
РС»н обус ловливают возбуждение второго выхода ВС, так как 0010(2) = 2(10). Результаг, ',-., определяется как сумма !1110000(2) = 240(10) и 00! 0(2) = 2(10), те. 11110010(2) =242 (10). Остальные выходы всех дешифраторов находятся при этом в состо янин логической единицы. Схема восьмиразрядного дешифратора приведена на рис. 22.5.
Дешифратор — одно из широко используемых логических устройств. Его применяют для построения различных комбинационных устройств, Это обусловлено тем, что на выходе дешифратора вырабатываются все возможные логические произведения всех входных переменных. Подключая к определенным выводам дешнфратора логический элемент ИЛИ или используя дешифратор с открытым выходом и реализуя на нем "монтажное ИЛИ", можно реализовать любую логическую функцию. Одно из применений дешифраторов — управление светодиодными индикаторами. Дешифратор ИД9 предназначен для управления неполной светодиодной матрицей 7х4, Матрица состоит из дискретных светодиодов, рассчитанных на прямой ток 10 мА.
Крестиками отмечены светодиоды, включаемые последовательно (т.е. однов(хменно). Несложно видеть, что положения последовательно включенных излучателей соответствуют компоновке семисегментных индикаторов. Это обстоятельство поза~ ляет использовать ИС двя уп1хшления индикаторами типа АЛС324Б. (рис, 22 б, 22 7).
Рис. 22.5, Восьмиразрядный дешифратор 320 22.2. Шифраторы .Яа выходе шифратора 1кодера) устанавливается двоичный кол, соогвет";...":.б12~УзоШий Десятичному номеру возбужденного информационного входа. В , ";"!оучваовном обозначении шифраторов используются буквы СЛ (от англ. Сог7ег) -,1';:~-;:~.:.'. „"- Шифратор может быть использован как для представления (кодирования) ",7) 'дбе4~ятичного числа двоичным кодом, так и для выдачи определенного кода 1;::,'::,!; ';'(его значение заранее выбирается) при нажатии клавиши с соответствуюшим :.: ':;;'б)вмволом.
При появлении этого кода система оповешается о том, что нажата -;:::;"!определенная клавиша клавиатуры Аналогично дешифраторам, шифраторы бывают полные и неполные 1О о 1В 7 и 13 в— 5 4 б 15 3 15 17 2 19 О12З о 1 2 з 4 5 б Рис. 22.б, ИМС 155ИД9 +5 В Рис. 22.7. Сопряжение ИД9 со светодиодными индикаторами 321 Для полного шифратора выполняется условие: (22,2) где л — гнело входов, Ф вЂ” число выходов. Для преобразования кода кнопочного пульта в четырехразрядное двоичное число достаточно использовать лишь 10 входов, в то время как полное число возможных входов будет равно 16 (л = 16), поэтому шифратор 10х4 (из 1О в 4) будет неполным. Рассмотрим пример построения шифратора для преобразования восьми- разрядного единичного кода (десятичных чисел от 0 до 7) в двоичный код.
При этом предполагается, что сигнал, соответствующий логической единице, в каждый момент времени подается только на один вход. Таблица соответствия кодов приведены в табл.22.1. Табл.22,1 Таблица соответствия кодов шифратора Используя данную таблицусоответствия,можно записать логическиевы- '.) ражения, включая в логическую сумму те входные переменные, которые соответствуют единице некоторой выходной переменной.
Так, на выходе У1 будет логическая "1" тогда, когда логическая "1" бУдет или на входе Х1, или ХЗ, или Х5, или Л7, т. е. У1 =Х! еХЗеХ5еХ7, У2 = Л2 + ХЗ + Хб + Л7, УЗ = Х4+ Х5 4 Хб 4Х7. На рис. 22,8, а представлена схема такого шифратора, использующая элементы ИЛИ. На рис.22.8, б показаны выводы шифратора: Š— вход разрешения работы и ЕΠ— выход, логический 0 на котором свидетельствует о том, что ни один информационных вход не возбужден. 322 8. Шифратор на элементах ИЛИ (а) н его условное обозначение (б) —:;.
На практике часто используют шифратор с приоритетом. В таких шифра '.';=~::;:: торах код двоичного числа соответствует наивысшему номеру входа, на кото;, ' -.уь(й подан сигнал "1". На приоритетный шифратор допускается подавать снг ;:, ....-;-:::Надь! на несколько входов, а он выставляет на выходе код числа, соответствувэщего старшему входу Примером приоритетного шифратора является микросхема К555ИВЗ „' ',:.:.'.,': .(рис.
22.9) Рис. 22.9. Приоритетный шифратор К555 ИВ 3 ;,„' "'! Шифратор имеет 9 инверсных входов, обозначенных через рд~ ря9 " Аббревиатура РЯ обозна <ает «приоритета. Шифратор имеет четыре ин'„',:,:,:,'' версных выхода В! В2 ЯЯ. Аббревиатура означает кшнная (от англ. Ьнэ) Цифры определяют значение активного уровня (нуля) в соответствующем 'Р$аряде двоичного числа.
Например, ВЗ обозначает, что ноль на этом выходе ";:,— сОЬтветствует числу 8. Очевидно, что это неполный шифратор Если на всех входах — логическая единица, то на всех выходах также логичесзпвз единица, что соответствует числу 0 в так называемом инверсном коде (1 !11) 323 10 11 1В 1З 1 3 5 14 1В Рис. 22.10. Приоритетный шифратор К555ИВ1 Если на всех информационных входах логическая 1, то при подаче на вход Е1 логического О, на выходах 1, 2, 4 и 6 будут такие логические 1, а на выходе переноса ЕΠ— логический О.
Если активизировать один из информационных входов (подать на него логический 0), то на входах 1, 2, 4 появится инверсный код, соответствующий номеру активизированного входа, на входе 6 — логический О, являющийся признаком подачи входного сигнала, а на выходе ЕΠ— логическая 1. Если же микросхема не активизирована, т. е. на вход разрешения Е1 подана логическая 1, то на всех выходах микросхемы также будет логическая 1 независимо от того, что будет подано на информационные входы. 324 Если хотя бы на одном входе имеется логический ноль, то состояние выходных сигналов определяется наибольшим номером входа, на котором имеется логический ноль, и не зависит от сигналов на входах, имеющих меньший номер.
Например, если на входе рл1 — логический ноль, а на всех остальных входах — логическая единица, то на выходах имеются следующие сигналы: В1 =0.82= 1.84=1.88=1, что соответствует числу 1 в инверсном коде (1110) Есяи на входе логический ноль, то независимо от других входных сигналов па выходах имеются следующие сигналы: 81=0 82=1 В4-1 В8=0, что соответствует числу 9 в инверсном коде (0110). Для получения шифраторов с большим числом входов, т.е, наращивания размерности шифратора, объединяют микросхемы шифраторов с дополнительными выводами. Так микросхема К555ИН1 (рис. 22,10) представляет собой приоритетныи шифратор 3 х 8, т.
е, имеет 8 инверсных входов и 3 инверсных выхода. Помимо этого она имеет вход разрешения Е1, выход переноса ЕО и выход 6, определяющий признак входного информационного сигнала. ГЛАВА 23 МУЛЬТИПЛЕКСОРЫ И ДЕМУЛЬТИПЛЕКСОРЫ 23.1. Мультиплексоры Мультиплексор — это функциональный узел, осуществляющий подключение (кбммутацию) одного из нескольких входов данных к выходу, Номер выбранного . ВХОдасоответствует коду, поданному на адресные входы мультиплексора. Анапа гдчио дешифраторам, мультиплексоры бьвают полными и неполными В мультиплексоре имеются информационные, адресные входы и, как прави ,," до', разрешающие (стробируюшие). Разрешающие входы используют для рас ртирения функциональных возможностей мультигщексора.
Они используются ':! 'для наращивания разрядности мультиплексора, синхронизации его работы с работой других узлов. Сигналы на разрешающих входах мокнут разрешать, а мо дуьг и запрещать подключение определенного входа к выходу, т. е. могут блоки,; ' ровать действие всего устройства. Мультиплексоры обозначают как МНХ (от англ. пш1йр!ехог) или МЯ (от англ. шц1!!р1схог зе!ес!ог), Схематически мультиплексор можно изобразить в диде коммутатора, обеспечивающего подключение одного из нескольких вхо ":-"...
дов (их называют информационными) к одному выходу устройства Рассмотрим функционирование четырехвходового мультиплексора (4-! ), -,,",*"-';!':::кйт)орый условно изображен в виде коммутатора (рис.23.!,а), а состояние его !гходов 01, 112, ВЗ, В4 и выхода У приведено на рис. 23.1, б. Исходя из табли)звг, можно записать следуюгцее уравнение У= ВО( !ОА1) +)31!АО и!) + Х>2(АО А1) е ))3(АОА1). (23.1) а) б) рис.23.! . Упрощенное представление мультиплексора в виде коммутатора (а) и таблица состояний мультиплексора (б) 325 На рис, 23.2 показаны условное графическое обозначение и реализация такого устройства. Основой данной схемы являются схемы совпадения на элементах И„которые при логическом уровне «1» на одном нз своих входов повторяют на выходе то, что есть на другом входе. Мультиплексор предназначен для коммутации Н каналов входных сигналов на одно устройство обработки в задаваемой очередности.
йсй Анре Линни Раересиение Рис. 23.2. Четырехвходовый мультиплексор: условное графическое обозначение (а) и его реализация на логических элементах (б) На рис. 23.3 изображена функциональная схема ИС типа К155КП5. В ее основе лежит логический элемент !а!ее, которын работает так; на его выход передается с инверсией сигнал, равный сумме частных произведений входных сигналов с1Э иИ". На каждую схему иИи подается входной сигнал с одного из каналов информации (входы 210 — ьс7) и одна из комбинаций сигналов, подаваемых на адресные входы 1, 2, 4.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
