Чижма С.Н. - Основы схемотехники 2008 (1055377), страница 56
Текст из файла (страница 56)
21.2 соответствуют подаче разноименных сигналов на входы устройства, В обоих случаях ток в линии В отсутствует, хотя светодиоды оптронов ~'» и 1»» или 1'» и 1»7 излучают свет (вспомните об условиях протекания тока через выходной транзистор передающего оптрона, рассмотренных ранее) Логика работы схемы в этих двух режимах такова. Если блок ТВ1 (ТВ2) «увиделгь что тока в линии Ь нет, то он узнает, что с противоположной стороны передается сигнал, логически противоположный его собственному входному сигналу А (В). Поэтому сигнал на выходе С (1») может быть получен инвертированием "своего" сигнала, что и делается с помощью элемента рв (»»»), который при Х» = Хз = 1 (У» = 1» = 1) реализует функцию С = А (1» = В). Четвертая строка табл. 21.2 соответствует подаче на входы схемы сигналов логической 1.
В этом случае срабатывают оптроны Ч2 и Чб и создаются условия для протекания тока по цепи источника Ьь»: В»-1'»-Р~-И»-кг-б. На выходах оптронов 1»» и 1'» формируются сигналы Х» = 0 и У» = О, при этом в отсутствие тока через оптроны Б» и 1»в на их выходах формируются единичные сигналы Х» = У» = 1. Поэтому элементы 21» и 2эи как и в первом режиме., передают сигнал А на выход С и сигнал В на выход 2) без инвертирования. Переходные процессы в устройстве могут сопровождаться появлением кратковременных ложных импульсов на выходах С и ьз.
Эти импульсы могут быть подавлены, например, с помощью интегрирующих ЯС-цепей, подключаемых к этим выходам. Альтернативным решением может являться многократный программный опрос выходов с выявлением неустойчивых логических значений сигналов, как это обычно делается при программной компенсации «дребезга» контактов механических переключателей.
В ряде случаев зти ложные импульсы могут и не нарушать работоспособности системы. Например, два встречно включенных (через данную схему) телетайпа не реагируют на кратковременные ложные импульсы в силу своей механической инерционности.
Канал дяя одновременной передачи напряжения питания, оинхроимпуяьсов и информсщии по однаиу кабелю. На рис. 21.18 приведена схема канала связи для передачи показаний температурного датчика на цифровой индикатор. Питание части схемы, непосредственно связанной сдатчиком, осуществляется от источника напряжением ь24 В через резистор сопротивлением 620 Ом, сигнальный провод линии связи В и диод. По этому же проводу через транзистор «Т» проходят кратковременные «отрицательные импульсы в кратковременные периоды открывания это; о транзистора сигналом С7..
Скважность импульсов СВ выбирается большей 1О. Зги импульсы не проходят через диод и, следовательно, не нарушают режима питания схемы, связанной с датчиком, В результате включения стабилизатора в точке г поддерживается стабилизированное напряжение мб В, необходимое для правильной работы датчика, цифра-аналогового преобразователя и компаратора К . 314 В.исходном состоянии в момент н в вычитающем счетчике установлен :-:"-' 1ДД -' ' " ' д 11111111, на выходе цифро-аналогового преобразователя устанавливается -:....::;®йиряжение, близкое +5 В, компаратор К~ формирует на выходе нулевой сигнал, "э,:»Паза 'как потенциал на его входе «-» более положителен, чем на входе «»».
тран„,,;""задор РТг закрыт. В дальнейшем, по мере уменьшения содержимого вычитаю ::;;"-1~1~рз счетчика„потенциал входа «-» компаратора К~ снижается и„наконец, в . ',.'гмрмвнт и становится более отрицательным, чем потенциал входа «-,». Транзис' ' ''длр'.Р% включается и потребление тока по линии связи Е резко увеличивается «В Л~ 1 .я « '",' ~г'Унс.
21.18. Схема связи регистрирующего прибора с удаленным датчиком Этот факт регистрируется компаратором Кл на выходе которого форми...:;:,фетов сигнал В = О, разрешающий работу суммирующего счетчика, первона- ::,фвлльно установленного в О. Суммирующий счетчик начинает накопление еди.";:;; М1И:.(сннхроимпульсов СХ) до момента и при котором в вычитаюшем счетчи'»;:: ~вдоль устанавливается код 1111111 и т. д. В момент и содержимое сумми: *, Рйкйцего счетчика переписывается в выходной регистр и отображается на ин' .','- 'Щкаторе, а этот счетчик через время Д1 устанавливается в О 'ь. ', Далее цикл работы повторяется: схема, связанная с датчиком, в некоторый 'г. м1ииент в соответствии с показаниями датчика скачком увеличивает потребле ' Мнвэтска, после чего включается суммирующий счетчик, а затем новые данные ' э;;А~Мвтотся на индикатор.
Конденсатор Сл предназначен для фильтрации синхро:;,;- з1мнульсов. Чем выше температура, тем раньше включается транзистор РТг и, ,'М 'елФдовательно, тем больше импульсов регистрируется суммирующим счетчи-.;-~:..,.1ФМ Длина линии связи — до 75 м х 1'а', 315 ГЛАВА 22 ДЮШИФРАТОРЫ И ШИФРАТОРЫ Цифровые логические устройства подразделяются на два класса: комби нациоиные и последовательностные.
Комбинационные цифровые устройства реализуют различные преобразования двоичных цифровых сигналов на основе комбинационных логических функций. Выходные сигналы комбииационных устройств в любой момент времени однозначно определяются входными сигналами, имеющими место в этот момент времени. К основным типам таких устройств относятся сумматоры, дешифраторы и шифраторы, преобразователи кодов, мультиплексоры и демультиплексоры, схемы сравнения двоичных чисел и др. Второй класс логических устройств содержит последовательиостные схемы или конечные автоматы.
Последовательностные устройства обязательио содержат элементы памяти. Выходные сигналы последовательностных устройств определяются не только сигналами, имеющимися на входах в данный момент времени, но и состоянием элементов памяти. Таким образом, реакция последовательносткого устройства на определеиигие входные сигналы зависит от предыстории его работы.
К основным типам последовательностных устройств относятся триггеры, счетчики и регистры. 22.1. Дешнфраторы Дешифратором называют преобразователь двоичного п-разрядного кола в унитарный позиционный 2л-разрядный код, все разряды которого, за исключением одного, равны нулю, Дешифраторы бывают полные и неполные. Для полного дешифратора выполняется условие: (22.1) где л — число входов,У вЂ” число выходов. Если в работе дешифратора используется неполное число выходов, то такой дешифратор называется неполным. Так, например, дешифратор, имеюший 4 входа и 16 выходов, будет полным, а имеющий только 10 выходов является неполным. В условном обозначении дешифраторов используются буквы 0С (от англ.
ВесоЫег). 316 «Зходы дешифраторов принято обозначать их двоичными весами. Кроме ."";-'~~формационных входов дешифратор имеет один или более входов разреше '":."::~~)рТвботы обозначаемых как Е (ЕнаЫе), При наличии разрс«пения по этому ;;;::: кд«з)«у дешифратор работает описанным образом, при его отсутствии все вы ,;"!"; Щ«ды дешнфратора пассивны Яа рис.22.1, а приведено условное обозначение дешифратора, имеюще- ",,~~ чва двоичных входа и четыре выхода. Работа этого дешифратора описыва-:,: ~тся следующими логическими функциями: УО = Х1ХО, У1 = Х! ХО; У2 :„-" *;:~",Д ХО; УЗ = Х! ХО хатах!х! ! 7 "„, ' Р)ис.
22.1. Условное графическое обозначение дешифратора (а) и схема его реализации (б) Из анализа этих соотношений следует, что рассматриваемый дешифратор ,' '1х«РФ«збразовывает каждое двоичное двухразрядное число в одну логическую ,:"::;:;~'Овдцннцу на соответствующем выходе. Такие дешифраторы широко использу'.„.':*"Ются в устройствах вывода цифровой информации, для индикации двоичного ;;,'-М$«ела в десятичном виде, для определения адресной шины в микросхемах па ,:")ФГ«н н т,п 1';~,'"::,:"-'. '. Функциональная схема дешифратора, составленная на основе записанных '!!:-~1МШе логических функций, показана на рис.
22.1, б. С помощью инверторов, ,з-"~;.";:~влзвченных на входе дешифратора, на внутренней шине данных дешифратора :.'.;.«в69мнруется полнъш набор логических сигналов: ХО, ХО, Х1, Х1. С исполь ";, МВднием элемента И формируются соответствующие выходные сигналы Описанный дешифратор реализован на микросхеме КР531ИД! 4, кото:,;:. 'ФВВ представляет собой два преобразователя 2х4, т е.
каждый дешифратор ,':;;:. жМеет два информационных входа и четыре инверсных выхода, а также инаер:, 'Фйай вход разрешения Е (рис. 22.2) 317 Рис. 22.2. ИМС КР531ИД14 Цифры на входе (1, 2) обозначают вес разряда двоичного числа, а цифры на выходе 10, 1, 2, 3) определяют десятичное число, соответствующее заданному числу на входе. При логической 1 на входе разрешения на всех выходах будут также логические 1. При активизации входа разрешения, т, е.
при Е = О, логический 0 появляется на том выходе дешифратора, номер которого соответствует десятичному эквиваленту двоичного числа, поданного на информационные входы. В качестве неполного дешифр втор а можно привести микросхему К55 5 ИДб (рис. 22.3).
Рис. 22.3. Дешифратор К555ИДб Дешифратор имеет 4 прямых входа, обозначенных через А1,А2,А4,А8 (адресных) и 10 инверсных выходов. Цифры определяют десятичное число. соответствующее заданному двоичному числу на входах. Очевидно, что этот дешифратор неполный. Значение активного уровня (нуля) имеет тот выход, номер которого равен десятичному числу, определяемому двоичным числом на входе.
Например, если на всех входах — логические нули, то на выходе УО— логический ноль, а на остальных выходах — логическая единица. Если на входе А2 — логическая единица, а на остальных входах — логический ноль, то на выходе Х2 логический ноль, а на остачьных выходах— логическая единица. Если на входе — двоичное число, превышающее 9 (например, на всех входах единицы, что соответствует двоичному числу 1111 и десятичному числу 15), то на всех выходах — логическая единица. 318 Благодаря наличию входа разрешения можно наращивать размерность де "3' ®фрвторов.
Так, используя 5 дешифраторов 2х4, можно построить дешифра , „"2:.'гр'",А!6 (рис. 22.4) г 1 сс в г в 1СС в — 2 * 1 5 2 5 2 7 7 К хг' 15 11 сс, в 2 12 Е г 12 "5 319 12:,'Э Рис. 22.4. Дешифратор 4х16 Схема работает следующим образом. Например, при подаче на вход чис"," зз(ВО!00 (двоичный эквивалент десятичного числа 4) и при Е = 0 логический 0 ;."'т((уяВится лишь на втором (сверху) выходе дешифратора 7ЗС7, а на всех осталь ",:.'.йыгх выходах будут логические 1 Это приведет к активизации лишь дешифратора Е)С1 и активизируется '-',' (йьоуявится логический 0) лишь его верхний выход, что и будет соответствовать ,":;зжасятичному числу 4 При подаче на вход числа 1111 будет активизирован дешифратор Е) С, и на "-';;,' 4и нижнем выходе появится логический О, по будет соответствовать десятич„: 'Юьгу числу 15 Очевидно, что если использовать две микросхемы КР53 ! ИД14, т.
е, че , ' „-"'":вгвтре дешифратора 2х4, можно построить неполный дешифратор Рассмотрим принцип расширения разрядности дешифраторов на приме: '":: $в1полного четырехразрядного дешифратора Принцип работы и построения 8-разрядного )ЗС следующий. Произво . 7.; гйится разделение кода дешифрируемого числа на две части по 4 разряда, млад".*',,2ВНŠ— ХЗ,Х2Х1,ХО, стаРшие — Х7,Хб,Х5,Х4 Код, определяемьш комбинацией старших переменивши, обусловливает аы .,:,",',Фф одного из шестнадцати дешифраторов. Например, если на вхол поступает код А 7ХбХ5Х4ХЗХЗХ!ХО = 11110010, то старшие четыре разряда, поступая иа вхо'.;,:721(Ы !ОС 27, ПрИВОдят К ПаяВЛЕНИЮ сигнала лОгического нуггя на 15-м выходе 7ЗС7, "''' Фк как 1111(2) = 15(10), следовательно, переводится в рабочии режим 2ЗС71 н Млалшие разряды, которые одновременно поступают на 2»С'а.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
