М.Х. Джонс - Электроника практический курс (1055364), страница 67
Текст из файла (страница 67)
Заметим, что основание счета 2 делает ! максимально допустимым значением в одном разряде. Рис. 1Збл Схема полусумматора (ИСКЛЮЧАЮШЕЕ ИЛИ). Если сигнал переноса не используется, то полусумматор называют схемой ИСКЛЮЧАЮЩЕЕ ИЛИ, лне равенства или несовпадения. Происхождение этих названий обусловлено тем, что выход равен нулю всякий раз, когда оба входа имеют один и тот же логический уровень, и на выходе появляется 1, когда входные сигналы различны. Обычная схема ИЛИ, рассмотренная раньше, называется схемой ВКЛЮЧАЮЩЕЕ ИЛИ; у нее логическая 1 появляется на выходе, если один или оба входа имеют значение 1. На рис. 13.10 показаны условные обозначения, позволяющие различать ИСКЛЮЧАЮЩЕЕ ИЛИ и обычное ИЛИ, а также их таблицы истинности. Для полноценного двоичного суммирования требуется полный сумматор: ему на вход поступают два одноразрядных двоичных числа и, кроме того, бит переноса, а на выходе возникает бит суммы и бит переноса в следуюший разряд.
Один из способов построения полного сумматора состоит в применении двух полусумматоров и элемента ИЛИ, как показано на рис. Сложение двоичных чисел 375 гы ии Рнс. 13.10, Условные обозначения н таблицы истинности дяя (а) элемента обычного ИЛИ, Я элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. 13.11. На рис. 13.12 приведена таблица истинности полного сумматора; ее можно проверить с помошью таблиц истинности отдельных логических элементов. Рнс. 13.11.
Схема полного сумматора. Сложение двух многоразрядных двоичных чисел можно выполнить с помошью параллельной цепочки сумматоров, как показано на рис. 13.13, где одно 4-разрядное число А,А,А,А, суммируется с другим числом В,В,В,В, в каждом случае А, и В, представляют собой младшие значашие разряды 1кхоэффициенты при 2'). Параллельное суммирование просто означает, что все цифры представлены одновременно, а не в виде последовательности импульсов. Последний вариант называется последовательным суммированием, и он намного медленнее, чем параллельное суммирование. В схеме на рис. 13.13 во всех разрядах, за исключением младшего, должны быть полные сумматоры, для того чтобы учитывать бит переноса из предыдущего разряда.
Заметим также, что бит переноса из старшего разряда сумматора становится старшим разрядом результата (Е,). 376 Цифровые логические схемы Рис. ! 3.! 2. Таблица истинности полного сумматора. Рис. !3.!3. Параллельный сумматор двух 4-разрядных двоичных чисел. Двоичная арифметика более полно обсуждается в следу!ошей главе в качестве вступления перед рассмотрением микроЭВМ. 13.9 Интегральные логические схемы 13.9.1 Введение Каждому вполне под силу построить полный сумматор из показаных на рис.
13.4 логических элементов, собранных на дискретных компонентах, и читатель может сделать зто сам. Однако перспектива создания, скажем, 4-раз- Интегральные логические схема 377 рядного сумматора из дискретных компонентов выглядит несколько устрашаюшей. Хотя мы можем сохранить ошушение перспективы, вспомнив что первый электронный цифровой компьютер, такой как «Со!озава», был построен в Англии во время Второй мировой войны с использованием электронных ламп для реализации логических элементов. Помимо большого обьема такой машины, сушествовала серьезная проблема, связанная с рассеянием тепла от тысяч ламп.
К счастью, ИС обеспечивают нас дешевыми компактными логическими схемами, дополнительным достоинством которых является чрезвычайно высокое быстродействие. 73.9.2 Схемы ТТЛ Первые логические ИС широкого применения появились с развитием устаревших логических элементов ДТЛ (рис.
13.4(с)). Диоды на входе были изготовлены в виде специального многоэмиттерного транзистора, давшего схеме ее название — транзисторно-транзисторная логика (ТТЛ); эта схема и сегодня все еше используется в различных формах. На рис. 13.14 показана принципиальная схема одного логического элемента И-НЕ микросхемы 7400 (аналог 155ЛАЗ вЂ” Прим. перев.). Хотя выходной каскад здесь немного сложнее, чем у схемы на рис. 13.4(с), транзистор Т, можно рассматривать как замену диодов Ю„)3п Пг Многоэмитгерный транзистор применен здесь не ради удобства производства, его использование разительно улучшает свойства схемы. Когда сигнал на любом из входов становится равным логическо- "сс 58 В» ов Рис.
13.!4. Логический элемент И-НЕ в ТГЛ-исполнении. 378 Цифровые логические схемы му 0 (вход заземляется), большой коллекторный ток транзистора Т, немедленно отводится на землю, в результате чего происходит быстрое рассасывание заряда, накопленного в базе транзистора Тг Таким образом, транзистор Т, быстро запирается, обеспечивая быстрое срабатывание логического элемента за время около 10 нс. Упоминание о скорости срабатывания транзисторов на этом этапе нашего обсуждения сначала может показаться немного не относяшимся к делу, поскольку в наших предыдуших примерах время их переключения казалось бесконечно малым.
Однако в сегодняшних системах обработки данных уровень сложности очень быстро растет, и число переключений логических элементов, необходимых для получения ответа или сортировки данных, составляет миллионы или даже миллионы миллионов, так что скорость срабатывания (времн прохождения сигнала через логический элемент) становится существенным критерием для разработчиков. Для всех ТТЛ-схем обычным является напряжение источника питания +5 В. Для правильной работы схемы эта величинр должна оставаться в пределах между 4,75 В и 5,25 В и ни при каких обстоятельствах не должна превышать напряжения порядка 7 В, иначе происходит лавинообразный пробой некоторых р-и переходов, смешенных в обратном направлении, по ним течет большой ток и кристалл разрушается.
Выходной каскад ТТЛ-схем образован двумя транзисторами Т, и Т, в конфигурации «выходной двухтранзисторный каскад» (в оригинале такая схема выходного каскада называется «гшеш ро!е», «тотемный столỠ— Прим. перев.). Транзистор Т осуществляет активное подтягивание (риб ир) потенциала выхода к уровню напряжения питания, когда значение сигнала на выходе становится равным логической 1, и, таким образом, значительно уменьшает время переключения благодаря быстрому заряду емкости, подключенной к выходу.
Каждый вход «стандартной» ТТЛ-схемы потребляет ток 40 мкА, когда на его входе поддерживается логическая 1 и отдает ток 1,6 мА при значении входного сигнала, равном логическому О. Каждый выход «стандартного» логического элемента способен отдавать ток величиной не менее 400 мкА и принимать ток величиной не менее 16 мА.
Поэтому логический элемент имеет нагрузочную способность по выходу равную 10, и сигнал с него можно подать на входы десяти «стандартных» логических элементов. Имеются также специальные логические схемы — буферы — с большой выходной мошностью. Например, в ИС 7437 (аналог 155ЛА!2 — Прим. перев.) как и в ИС 7400, имеется четыре 2-входовых элемента И-НЕ, но нагрузочная способность равна 30. Когда говорят, что входной ток «стандартной» ТТЛ-схемы равен 40 мкА/(-1,6 мА), обычно имеют в виду нагрузку единичного входа. Хотя зти значения справедливы для большинства входов ТТЛ-схем, некоторые триггеры и счетчики могут представлять собой со стороны входа нагрузку, соответствуюшую, например, четырем входам. В таких случаях следует быть внимательным и проверить по справочным данным, не превышена ли нагрузочная способность предыдушей схемы. Так называемые «стандартные» ТТЛ-схемы в наше время устарели, их Интегральные логические схемы 379 заменили маломощные ТТЛ-схемы с диодами Шатки (ТТЛШ) серии 7415 (аналог: серия 555 — Прим.
нерее.), которые потребляют только четверть тока, требуемого «стандартными» ТТЛ-схемами. Обычно меньшие токи влекут за собой уменьшение скорости срабатывания, поскольку внутренние емкости при этом заряжаются и разряжаются медленнее, но производители схем уменыцают влияние этих внутренних емкостей путем введения диодов Шатки с малой разностью потенциалов при смешении в прямом направлении для предотвращения насыщения транзисторов и сохранения времени переключения логических схем порядка 1О нс.
Этот метод, примененный в схемах со «стандартным» током — серия 745 (аналог: серия 531 — Прим. перев.), — дает дополнительное уменьшение времени переключения с типичным значением 3 нс на элемент. Усовершенствованный способ производства ИС с оксидной изоляцией позволяет получить наилучшие значения обоих параметров: равное 3 нс время переключения сочетается с малой потребляемой мощностью в перспективных экономичных схемах с диодами Шатки. К последнему типу схем относятся ИС серий 74А(.3 и 74Е (аналоги: серии 1533 и 1531 соответственно — Прим.
нерее.). Сегодня в большинстве промышленных применений микросхемы типа ТГЛ и ТТЛШ заменяются КМОП-схемами, описанными ниже. Однако ТТЛ- схемы продолжают оставаться наиболее удобными для экспериментов, о которых здесь идет речь. Выходной ток ТТЛ-схем достаточен для работы светодиодов а в некоторых случаях и лля непосредственного подключения реле. Как в ТТЛ-, так и в ТТЛШ-схемах имеется множество удобных и разнообразных счетчиков и регистров средней степени интеграции (СИС), которые идеальны для экспериментирования. Информация о цоколевке ряда наиболее популярных интегральных схем семейства ТТЛ помещена в Приложении 4. 13.9.3 КМОП-схемы При изучении транзисторов мы узнали о пользе большого входного сопротивления полевых транзисторов. Они применяются для повышения быстродействия в семействе логических схем на комплементарных МОП-транзисторах (КМОП-логика) серии 74НС (аналог: серия 1554 — Прим.
нерев.). Ток, потребляемый КМОП-схемой в состоянии покоя, обычно меньше 1 мкА (сравните с 400 мкА у ТГЛШ), а большое входное сопротивление фактически исключает проблемы нагрузки, приводя к бесконечной нагрузочной способности на низких частотах. Однако, при переключениях с высокой частотой, которая обычно больазе 10 МГц, необходимо учесть входную емкость; кроме того, из-за более частого заряда и разряда емкостей увеличивается ток, потребляемый от источника питания, и его величина становится сравнимой с величиной тока, потребляемого ТТЛШ-схемой при работе на ее максимальной частоте порядка 40 МГц.
На рис. 13.15 показана базовая схема КМОП-инвертора с простым комплементарным двухтранзисторным выходным каскадом (также называемым «тотемным столбом»; см. 13.9.2 — Прим. нерее.). В условиях покоя, когда на 380 Цифровые логические схемы Рнс.13.15. Основная схема КМОП-ннвертора. входе поддерживается высокий нли низкий уровень, один из МОП-транзисторов заперт, так что ток покоя крайне мал. На рис. 13.16 показано как наращивается конструкция КМОП-схем с целью создания 2-входовой схемы И-НЕ (например, 74СОО) и 2-входовой схемы ИЛИ-НЕ (74С02). Родоначальником цифровых логических КМОП-схем была серия 4000, которая обладала большим временем задержки на логический элемент— порядка 100 нс против 10 нс у схем ТТЛ и ТТЛШ.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
