F60-67 (1041605), страница 39
Текст из файла (страница 39)
XBR3: Регистр 3 матрицы портов ввода/выводаR/WCTXOUTБит 7RБит 6RБит 5RБит 4R/WCP2EБит 3R/WCNVST2EБит 2R/WT3EXER/WT3EБит 1Бит 0Бит 7: CTXOUT: Режим выходного драйвера вывода CTX передатчика CAN0: Выходной драйвер вывода CTX работает в режиме выхода с открытым стоком.1: Выходной драйвер вывода CTX работает в режиме цифрового двухтактного выхода.Бит 6-4: Зарезервированы.Бит 3: CP2E: Бит подключения выхода Компаратора 2 (CP2)0: CP2 не соединен с выводом порта.1: CP2 соединен с выводом порта.Бит 2: CNVST2E: Бит подключения входа запуска преобразования АЦП2.0: CNVST2 для АЦП2 не соединен с выводом порта.1: CNVST2 для АЦП2 соединен с выводом порта.Бит 1: T3EXE: Бит подключения входа T3EX0: T3EX не соединен с выводом порта.1: T3EX соединен с выводом порта.Бит 0: T3E: Бит подключения входа T30: T3 не соединен с выводом порта.1: T3 соединен с выводом порта.213Ред.
1.2Значениепри сбросе:00000000SFR Адрес: 0xE4SFR страница: FC8051F060/1/2/3/4/5/6/7Рисунок 18.9. P0: Регистр данных Порта 0R/WP0.7R/WP0.6R/WP0.5R/WP0.4R/WP0.3R/WP0.2R/WP0.1R/WP0.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес: 0x80SFR страница: ВсеБиты 7-0: P0.[7:0]: Биты выходной защелки порта 0.(Запись – выходной сигнал появляется на внешних выводах в зависимости от состояниярегистров XBR0, XBR1, XBR2 и XBR3)0: Выход в состоянии лог. 01: Выход в состоянии лог.
1 (в высокоимпедансном состоянии, если соответствующийбит P0MDOUT.n = 0)(Чтение – независимо от состояния регистров XBR0, XBR1, XBR2 и XBR3).0: На выводе P0.n низкий логический уровень.1: На выводе P0.n высокий логический уровень.Примечание: P0.7 (/WR), P0.6 (/RD) и P0.5 (ALE) могут управляться интерфейсом внешней памяти данных(см.
раздел 16). Информация о настройке матрицы для доступа к внешней памяти приведена на рис.17.9.Рисунок 18.10. P0MDOUT: Регистр настройки выходов Порта 0R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес: 0xA4SFR страница: FБиты 7-0: P0MDOUT.[7:0]: Биты настройки выходного драйвера порта 0.0: Соответствующий вывод P0.n настроен как выход с открытым стоком.1: Соответствующий вывод P0.n настроен как цифровой двухтактный выход.Примечание: Если сигналы SDA, SCL, RX0 (УАПП0 в режиме 0) и RX1 (УАПП1 в режиме 0) появляются налюбых выводах портов, то каждый из этих выводов будет настроен как выход с открытымстоком.Ред. 1.2214C8051F060/1/2/3/4/5/6/7Рисунок 18.11. P1: Регистр Порта 1R/WP1.7R/WP1.6R/WP1.5R/WP1.4R/WP1.3R/WP1.2R/WP1.1R/WP1.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес: 0x90SFR страница: ВсеБиты 7-0: P1.[7:0]: Биты выходной защелки порта 1.(Запись – выходной сигнал появляется на внешних выводах в зависимости от состояниярегистров XBR0, XBR1, XBR2 и XBR3)0: Выход в состоянии лог.
01: Выход в состоянии лог. 1 (в высокоимпедансном состоянии, если соответствующийбит P1MDOUT.n = 0)(Чтение – независимо от состояния регистров XBR0, XBR1, XBR2 и XBR3).0: На выводе P1.n низкий логический уровень.1: На выводе P1.n высокий логический уровень.Примечание:В МК C8051F060/1/2/3 порты P1.[7:0] можно настроить как входы АЦП2 AIN2.[7:0]. В этом случае они«пропускаются» матрицей в процессе назначения выводов портов и отключаются их цепи тока цифровоговхода, в зависимости от значения регистра P1MDIN (см. рис.18.12).
Следует иметь ввиду, что в аналоговомрежиме режим работы выходных драйверов выводов определяется защелкой порта 1 и регистромP1MDOUT (см. рис.18.13). Подробная информация относительно АЦП2 приведена в разделе 7.Рисунок 18.12. P1MDIN: Регистр настройки входов Порта 1R/WR/WR/WR/WR/WR/WR/WR/WЗначениепри сбросе:Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0SFR Адрес: 0xADSFR страница: F11111111Бит 7Биты 7-0: P1MDIN.[7:0]: Биты выбора режима входов Порта 1.0: Вывод порта настроен как аналоговый вход. Цепь цифрового входа отключена (чтение бита портавсегда возвратит значение ‘0’). Слаботоковая подтяжка вывода отключена.1: Вывод порта настроен как цифровой вход. Результатом чтения бита порта будет логическийуровень на внешнем выводе. Состояние слаботоковой подтяжки определяется битом WEAKPUD(XBR2.7, см.
рис.18.7).215Ред. 1.2C8051F060/1/2/3/4/5/6/7Рисунок 18.13. P1MDOUT: Регистр настройки выходов Порта 1R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес: 0xA5SFR страница: FБиты 7-0: P1MDOUT.[7:0]: Биты настройки выходного драйвера порта 1.0: Соответствующий вывод P1.n настроен как выход с открытым стоком.1: Соответствующий вывод P1.n настроен как цифровой двухтактный выход.Примечание: Если сигналы SDA, SCL, RX0 (УАПП0 в режиме 0) и RX1 (УАПП1 в режиме 0) появляются налюбом выводе порта P1, то каждый из этих выводов будет настроен как выход с открытымстоком.Рисунок 18.14.
P2: Регистр данных Порта 2R/WP2.7R/WP2.6R/WP2.5R/WP2.4R/WP2.3R/WP2.2R/WP2.1R/WP2.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес: 0xA0SFR страница: ВсеБиты 7-0: P2.[7:0]: Биты выходной защелки порта 2.(Запись – выходной сигнал появляется на внешних выводах в зависимости от состояниярегистров XBR0, XBR1, XBR2 и XBR3)0: Выход в состоянии лог. 01: Выход в состоянии лог.
1 (в высокоимпедансном состоянии, если соответствующийбит P2MDOUT.n = 0)(Чтение – независимо от состояния регистров XBR0, XBR1, XBR2 и XBR3).0: На выводе P2.n низкий логический уровень.1: На выводе P2.n высокий логический уровень.Ред. 1.2216C8051F060/1/2/3/4/5/6/7Рисунок 18.15. P2MDIN: Регистр настройки входов Порта 2R/WR/WR/WR/WR/WR/WR/WR/WЗначениепри сбросе:Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0SFR Адрес: 0xAESFR страница: F11111111Бит 7Биты 7-0: P2MDIN.[7:0]: Биты выбора режима входов Порта 2.0: Вывод порта настроен как аналоговый вход. Цепь цифрового входа отключена (чтение бита портавсегда возвратит значение ‘0’). Слаботоковая подтяжка вывода отключена.1: Вывод порта настроен как цифровой вход.
Результатом чтения бита порта будет логическийуровень на внешнем выводе. Состояние слаботоковой подтяжки определяется битом WEAKPUD(XBR2.7, см. рис.18.7).Рисунок 18.16. P2MDOUT: Регистр настройки выходов Порта 2R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес: 0xA6SFR страница: FБиты 7-0: P2MDOUT.[7:0]: Биты настройки выходного драйвера порта 2.0: Соответствующий вывод P2.n настроен как выход с открытым стоком.1: Соответствующий вывод P2.n настроен как цифровой двухтактный выход.Примечание: Если сигналы SDA, SCL, RX0 (УАПП0 в режиме 0) и RX1 (УАПП1 в режиме 0) появляются налюбом выводе порта P2, то каждый из этих выводов будет настроен как выход с открытымстоком.217Ред. 1.2C8051F060/1/2/3/4/5/6/7Рисунок 18.17. P3: Регистр данных Порта 3R/WP3.7R/WP3.6R/WP3.5R/WP3.4R/WP3.3R/WP3.2R/WP3.1R/WP3.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес: 0xB0SFR страница: ВсеБиты 7-0: P3.[7:0]: Биты выходной защелки порта 3.(Запись – выходной сигнал появляется на внешних выводах в зависимости от состояниярегистров XBR0, XBR1, XBR2 и XBR3)0: Выход в состоянии лог.
01: Выход в состоянии лог. 1 (в высокоимпедансном состоянии, если соответствующийбит P3MDOUT.n = 0)(Чтение – независимо от состояния регистров XBR0, XBR1, XBR2 и XBR3).0: На выводе P3.n низкий логический уровень.1: На выводе P3.n высокий логический уровень.Примечание: Хотя порт Р3 не выведен на внешние выводы МК C8051F061/3/5/7, регистр данных порта всеравно доступен и может использоваться программой (см. стр. 219).Рисунок 18.18. P3MDOUT: Регистр настройки выходов Порта 3R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес: 0xA7SFR страница: FБиты 7-0: P3MDOUT.[7:0]: Биты настройки выходного драйвера порта 3.0: Соответствующий вывод P3.n настроен как выход с открытым стоком.1: Соответствующий вывод P3.n настроен как цифровой двухтактный выход.Ред.
1.2218C8051F060/1/2/3/4/5/6/718.2. Порты 4…7 (только C8051F060/2/4/6)Все выводы портов Р4 – Р7 могут быть доступны как выводы ввода/вывода общего назначения путемчтения и записи соответствующих регистров данных портов (см. рис.18.19, рис.18.21, рис.18.23 и рис.18.24), ккоторым можно обращаться в побайтном режиме адресации. Порт Р4 имеет только три вывода: Р4.5, Р4.6 иР4.7. Регистры портов 4, 5, 6 и 7 размещены на SFR странице с номером F. Для доступа к регистрам этих портовнеобходимо загрузить в регистр SFRPAGE значение 0x0F.Чтение регистра данных порта (или бита порта) всегда возвратит в качестве результата логическоесостояние на самом выводе порта независимо от того, назначен данный порт матрицей какому-либо цифровомумодулю или нет. Исключением являются команды типа чтение-модификация-запись (ANL, ORL, XRL, JBC,CPL, INC, DEC, DJNZ, CLR, SETВ и битовые команды MOV).
В течение цикла чтения команд типа чтениемодификация-запись считывается содержимое регистра данных порта, а не логическое состояние самихвыводов портов.18.2.1. Настройка портов, не имеющих внешние выводыХотя порты Р3, Р4, Р5, Р6 и Р7 не выведены на внешние выводы в МК C8051F061/3/5/7, регистрыданных этих портов все равно доступны и могут использоваться программой. Т.к. цепи цифровых входов такжеостаются активными, не рекомендуется оставлять эти выводы в «плавающем» состоянии. Это позволитисключить ненужное увеличение энергопотребления, возникающее при появлении на «плавающих» входахнекорректных логических уровней.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
