F60-67 (1041605), страница 40
Текст из файла (страница 40)
Добиться этого можно любым из следующих способов:1. Оставить слаботоковые подтяжки включенными, сбросив в 0 бит WEAKPUD (XBR2.7).2. Настроить выходные драйверы портов Р3 – Р7 как цифровые двухтактные выходы, записавзначение 0xFF в соответствующие регистры PnMDOUT.3. Перевести выходы портов Р3 – Р7 в состояние лог. ‘0’, записав нули в регистры данных портов:Р3=0х00, Р4 = 0х00, Р5=0х00, Р6=0х00 и Р7=0х00.18.2.2.
Настройка выходных драйверов портовВыходной драйвер каждого вывода порта можно настроить либо как цифровой двухтактный выход,либо как выход с открытым стоком. При работе в режиме цифрового выхода запись лог. ‘0’ в соответствующийбит регистра данных порта приведет к «притягиванию» данного вывода порта к земляной шине GND, а записьлог. ‘1’ приведет к «притягиванию» данного вывода порта к шине питания VDD. При работе в режиме выхода соткрытым стоком запись лог. ‘0’ в соответствующий бит регистра данных порта приведет к «притягиванию»данного вывода порта к земляной шине GND, а при записи лог.
‘1’ данный вывод порта будет переведен ввысокоимпедансное состояние. Режим выхода с открытым стоком полезен в том случае, если требуетсяпредотвратить конфликты между различными устройствами в системе, когда вывод порта участвует вколлективном взаимодействии, при котором несколько выходов подключаются к одной и той же физическойлинии.Режимы работы выходных драйверов выводов портов Р4 – Р7 определяются битами соответствующихрегистров PnMDOUT.
Каждый бит регистров PnMDOUT управляет режимом выходного драйверасоответствующего ему вывода порта (см. рис.18.20, рис.18.22, рис.18.24 и рис.18.26). Например, чтобынастроить вывод порта Р5.3 как цифровой двухтактный выход, необходимо установить в 1 бит P5MDOUT.3. Поумолчанию после сброса все выходы настраиваются как выходы с открытым стоком.18.2.3. Настройка выводов портов как цифровых входовВывод порта настраивается как цифровой вход переводом его выходного драйвера в режим выхода соткрытым стоком и записью лог.
‘1’ в соответствующий бит регистра данных порта. Например. Р7.7настраивается как цифровой вход сбросом в 0 бита P7MDOUT.7 и установкой в 1 бита Р7.7.18.2.4. Слаботоковые подтяжкиКаждый вывод порта имеет внутреннюю слаботоковую подтяжку, которая по умолчанию включена.Она обеспечивает соединение данного вывода с шиной питания VDD через резистор с высокимсопротивлением (около 100кОм).
Слаботоковые подтяжки можно глобально отключить, установив в 1 битотключения слаботоковых подтяжек WEAKPUD (XBR2.7). Слаботоковые подтяжки автоматическиотключаются у любого вывода, на который выдается лог. ‘0’, т.е. выход вывода не будет конфликтовать ссобственной слаботоковой подтяжкой.219Ред. 1.2C8051F060/1/2/3/4/5/6/718.2.5. Интерфейс внешней памятиЕсли для сигналов интерфейса внешней памяти используются старшие порты и происходит обращениек внешней (не встроенной) памяти с помощью команды MOVX, то в течение фазы выполнения команды MOVXинтерфейс внешней памяти будет управлять состоянием выхода находящихся под его влиянием выводовпортов независимо от состояния регистров данных портов.
Работа интерфейса внешней памяти не влияет наконфигурацию выходных драйверов выводов портов, за исключением операций чтения, при которых явнымобразом отключаются выходные драйверы шины данных во время выполнения команды MOVX. Подробнаяинформация относительно интерфейса внешней памяти приведена в разделе 17.Ред. 1.2220C8051F060/1/2/3/4/5/6/7Рисунок 18.19.
P4: Регистр данных Порта 4R/WP4.7R/WP4.6R/WP4.5R/W-R/W-R/W-R/W-R/W-Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес: 0xC8SFR страница: FБиты 7-5: P4.[7:5]: Биты выходной защелки порта 4.(Запись – выходной сигнал появляется на внешних выводах)0: Выход в состоянии лог. 01: Выход в состоянии лог.
1 (выход с открытым стоком, если соответствующийбит регистра P4MDOUT сброшен в 0). См. рис.18.20.(Чтение – возвращает состояние внешних выводов).0: На выводе P4.n низкий логический уровень.1: На выводе P4.n высокий логический уровень.Биты 4-0: Зарезервированы. Необходимо записать ‘11111’.Примечание: P4.7 (/WR), P4.6 (/RD) и P4.5 (ALE) могут управляться интерфейсом внешней памяти данных(см. раздел 17).Рисунок 18.20. P4MDOUT: Регистр настройки выходов Порта 4R/WБит 7R/WR/WR/W-R/W-R/W-R/W-R/W-Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Биты 7-5: P4MDOUT.[7:5]: Биты настройки выходного драйвера порта 4.0: Соответствующий вывод P4.n настроен как выход с открытым стоком.1: Соответствующий вывод P4.n настроен как цифровой двухтактный выход.Биты 4-0: Зарезервированы. Необходимо записать ‘00000’.221Ред. 1.2Значениепри сбросе:00000000SFR Адрес: 0x9CSFR страница: FC8051F060/1/2/3/4/5/6/7Рисунок 18.21.
P5: Регистр данных Порта 5R/WP5.7R/WP5.6R/WP5.5R/WP5.4R/WP5.3R/WP5.2R/WP5.1R/WP5.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес: 0xD8SFR страница: FБиты 7-0: P5.[7:0]: Биты выходной защелки порта 5.(Запись – выходной сигнал появляется на внешних выводах)0: Выход в состоянии лог. 01: Выход в состоянии лог.
1 (выход с открытым стоком, если соответствующийбит регистра P5MDOUT сброшен в 0). См. рис.18.22.(Чтение – возвращает состояние внешних выводов).0: На выводе P5.n низкий логический уровень.1: На выводе P5.n высокий логический уровень.Примечание: P5.[7:0] могут управляться интерфейсом внешней памяти данных (как адреса [15:8] внемультиплексированном режиме).Подробная информация относительно интерфейсавнешней памяти приведена в разделе 17.Рисунок 18.22. P5MDOUT: Регистр настройки выходов Порта 5R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес: 0x9DSFR страница: FБиты 7-0: P5MDOUT.[7:0]: Биты настройки выходного драйвера порта 5.0: Соответствующий вывод P5.n настроен как выход с открытым стоком.1: Соответствующий вывод P5.n настроен как цифровой двухтактный выход.Ред.
1.2222C8051F060/1/2/3/4/5/6/7Рисунок 18.23. P6: Регистр данных Порта 6R/WP6.7R/WP6.6R/WP6.5R/WP6.4R/WP6.3R/WP6.2R/WP6.1R/WP6.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес: 0xE8SFR страница: FБиты 7-0: P6.[7:0]: Биты выходной защелки порта 6.(Запись – выходной сигнал появляется на внешних выводах)0: Выход в состоянии лог. 01: Выход в состоянии лог. 1 (выход с открытым стоком, если соответствующийбит регистра P6MDOUT сброшен в 0). См.
рис.18.24.(Чтение – возвращает состояние внешних выводов).0: На выводе P6.n низкий логический уровень.1: На выводе P6.n высокий логический уровень.Примечание: P6.[7:0] могут управляться интерфейсом внешней памяти данных (как разряды адреса [15:8] вмультиплексированном режиме, или как разряды адреса [7:0] в немультиплексированномрежиме).
Подробная информация относительно интерфейса внешней памяти приведена вразделе 17.Рисунок 18.24. P6MDOUT: Регистр настройки выходов Порта 6R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7Биты 7-0: P6MDOUT.[7:0]: Биты настройки выходного драйвера порта 6.0: Соответствующий вывод P6.n настроен как выход с открытым стоком.1: Соответствующий вывод P6.n настроен как цифровой двухтактный выход.223Ред.
1.2SFR Адрес: 0x9ESFR страница: FC8051F060/1/2/3/4/5/6/7Рисунок 18.25. P7: Регистр данных Порта 7R/WP7.7R/WP7.6R/WP7.5R/WP7.4R/WP7.3R/WP7.2R/WP7.1R/WP7.0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0(доступен в битовомрежиме адресации)Значениепри сбросе:11111111SFR Адрес: 0xF8SFR страница: FБиты 7-0: P7.[7:0]: Биты выходной защелки порта 7.(Запись – выходной сигнал появляется на внешних выводах)0: Выход в состоянии лог. 01: Выход в состоянии лог. 1 (выход с открытым стоком, если соответствующийбит регистра P74MDOUT сброшен в 0). См. рис.18.26.(Чтение – возвращает состояние внешних выводов).0: На выводе P7.n низкий логический уровень.1: На выводе P7.n высокий логический уровень.Примечание: P7.[7:0] могут управляться интерфейсом внешней памяти данных(как AD[7:0] вмультиплексированном режиме, или как D[7:0] в немультиплексированном режиме).Подробная информация относительно интерфейса внешней памяти приведена в разделе 17.Рисунок 18.26.
P7MDOUT: Регистр настройки выходов Порта 7R/WR/WR/WR/WR/WR/WR/WR/WБит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Значениепри сбросе:00000000Бит 7SFR Адрес: 0x9FSFR страница: FБиты 7-0: P7MDOUT.[7:0]: Биты настройки выходного драйвера порта 7.0: Соответствующий вывод P7.n настроен как выход с открытым стоком.1: Соответствующий вывод P7.n настроен как цифровой двухтактный выход.Ред. 1.2224C8051F060/1/2/3/4/5/6/719.
Контроллер локальной сети (CAN0)ПРИМЕЧАНИЕ: CAN-контроллер BOSCH интегрирован в микроконтроллеры C8051F060/1/2/3. Вданном разделе приводится краткое описание CAN-контроллера, а также описывается интерфейсвзаимодействия между процессорным ядром CIP-51 и встроенным CAN-контроллером BOSCH. Болееподробная информация о работе CAN-контроллера приведена в руководстве Bosch’s C_CAN User’s Manual(revision 1.2).Микроконтроллеры C8051F60/1/2/3 имеют встроенный контроллер локальной сети (CAN), которыйпозволяет осуществлять последовательный обмен данными по протоколу CAN. Данный CAN-контроллеробеспечивает работу в сети CAN в соответствии со спецификациями Bosch 2.0A (базовый CAN) и 2.0B(расширенный CAN).
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
