F20-23 (1041603), страница 7
Текст из файла (страница 7)
Структурная схема модуля тактирования и сбросаVDDПорт ввода/выводаМатрицаCNVSTRСхема слеженияза питанием(CNVSTRразрешение сброса)Компаратор 0CP0+(CP0разрешение сброса)ДетекторисчезновениятактированияТактовыеимпульсыГенераторPREWDTStrobeENWDTEnableMCDEnableВнутреннийтактовыйгенераторКаналсбросаWDTENXTAL2ВыборгенератораCIP-51процессорноеядроПрограммныйсбросСистемныйсбросБлок обработкипрерываний23/RST(монтажное «ИЛИ»)+-CP0-XTAL1Таймаутсброса попитанию+-Ред. 1.4C8051F020/1/2/31.2. Встроенная памятьCIP-51 имеет стандартную (8051) структуру адресного пространства памяти программ и данных.
Всостав памяти входит ОЗУ объемом 256 байт, старшие 128 байт которого имеют двойную конфигурацию. Врежиме косвенной адресации осуществляется доступ к старшим 128 байтам ОЗУ общего назначения, а врежиме прямой адресацииосуществляется доступ к 128 байтам адресного пространства регистровспециального назначения. Младшие 128 байт ОЗУ доступны как для прямой, так и для косвенной адресации.
Изних первые 32 байта адресуются как четыре банка регистров общего назначения, а следующие 16 байтадресуются побайтно или побитно.МК C8051F020/1/2/3 дополнительно имеют блок 4-Кбайтного ОЗУ в адресном пространстве внешнейпамяти данных, а также интерфейс внешней памяти (external memory interface – EMIF) для доступа к внешнейпамяти данных. К встроенному 4-Кбайтному блоку памяти можно обращаться во всем диапазоне адресов 64Кбайтной внешней памяти данных (см. рис. 1.7).
На адресное пространство внешней памяти данных можетбыть отображена либо только встроенная память, либо только внешняя память, либо их комбинация (адреса до4Кбайт относятся к встроенной памяти, адреса свыше 4Кбайт относятся к EMIF).
EMIF может работать смультиплексированными и не мультиплексированными шинами адреса/данных.Память программ МК состоит из 64 Кбайт Flash-памяти. Эта память может перепрограммироватьсявнутрисистемно секторами по 512 байт, не требуя при этом специального внешнего напряженияпрограммирования. 512 байт с адресами от 0xFE00 до 0xFFFF зарезервированы для нужд производителя.Имеется также дополнительный 128-байтный сектор с адресами от 0x10000 до 0x1007F, который можетиспользоваться в качестве небольшой таблицы программных констант.
На рис.1.7 приведена картараспределения памяти МК.Рисунок 1.7. Карта распределения памятиПАМЯТЬ ПРОГРАММ/ДАННЫХ(FLASH)Свехвоперативная0x10000 память (только данные)0xFFFFЗАРЕЗЕРВИРОВАНО0xFE000x1007FПАМЯТЬ ДАННЫХ (ОЗУ)АДРЕСНОЕ ПРОСТРАНСТВОВНУТРЕННЕЙ ПАМЯТИ ДАННЫХ0xFF0x800x7FРегистры специальногоназначение (толькопрямая адресация)(Прямой и косвенныйрежимы адресации)0xFDFFFLASH(возможновнутрисистемноепрограммированиесекторамипо 512 байт)0x0000Старшие 128 байт ОЗУ(толькокосвенная адресация)0x300x2F0x200x1F0x00Битовая адресацияМладшие 128 байт ОЗУ(Прямой и косвенныйрежимы адресации)Регистры общегоназначенияАДРЕСНОЕ ПРОСТРАНСТВОВНЕШНЕЙ ПАМЯТИ ДАННЫХ0xFFFFАдресное пространствовнешней (не встроенной)памяти XRAM0x10000x0FFFXRAM – 4096 байт0x0000(доступ осуществляетсяс помощью командыMOVX)Ред.
1.424C8051F020/1/2/31.3. JTAG ОТЛАДЧИК И ИНТЕРФЕЙС ГРАНИЧНОГО СКАНИРОВАНИЯМК семейства C8051F02х имеют встроенные интерфейс JTAG и отладчик, которые позволяютосуществлять в режиме реального времени «неразрушающую» (не используются внутренние ресурсы)внутрисхемную отладку, используя МК, установленный в конечное изделие. Посредством JTAG интерфейса,полностью совместимого с протоколом IEEE 1149.1, осуществляется граничное сканирование, котороеиспользуется для тестирования и производственных испытаний.Средства отладки фирмы Silicon Labs’поддерживают проверку и модификацию памяти и регистров,расстановку точек останова и временных меток, контроль стека, пошаговую отладку. При этом не требуетсяникаких специальных дополнительных ОЗУ, памяти программ, таймеров или каналов связи.
Во время отладкивсе цифровые и аналоговые периферийные модули не отключаются и работают корректно. При остановке МК вточке останова или при пошаговой отладке работа всех периферийных модулей (кроме АЦП и SMBus)блокируется, что необходимо для удержания их в режиме синхронизации.Комплект средств разработки C8051F020DK содержит все необходимые аппаратные и программныесредства для разработки программного кода и выполнения внутрисхемной отладки систем на основе МКC8051F020/1/2/3. Эти комплекты включают в себя программный пакет с интегрированной средой разработки иотладки, интегрированный ассемблер стандарта 8051, блок-преобразователь (БП) RS-232/JTAG. Кроме этогоимеется демонстрационная плата с установленным МК, кабели RS-232 и JTAG, а также блок питания вотдельном корпусе.
Для работы необходим компьютер с ОС Windows 95/98/NT/2000/XP и свободнымпоследовательным портом RS-232. Как показано на рис.1.8, компьютер через порт RS-232 подключается к БП.БП соединяется с платой пользователя шестижильным плоским кабелем, четыре провода которогоиспользуются интерфейсом JTAG, а два провода необходимы для подачи питания с платы пользователя на БП.БП потребляет приблизительно 20ма при напряжении 2,7…3,6В. Если плата пользователя не может обеспечитьнеобходимое питание БП, можно использовать входящий в комплект средств разработки блок питания,подключив его непосредственно к БП.По сравнению со стандартными симуляторами такой способ разработки и отладки встроенных системобеспечивает следующие преимущества:- не требуется отладочный кристалл;- не используются специализированные кабели;- не требуется использовать разъем для установки МК на плату.Отладочная среда фирмы Silicon Labs’ обеспечивает удобство работы с прецизионными аналоговымипериферийными модулями и при этом не ухудшает их производительности.Рисунок 1.8.
Модель отладкиИнтегрированные средства разработкифирмы Silicon Labs IntegratedWINDOWS 95/98/NT/2000/XPБПRS-232JTAG (x4), VDD, GNDVDDGNDПЕЧАТНАЯ ПЛАТАC8051F02025Ред. 1.4C8051F020/1/2/31.4. Программируемые цифровые порты ввода/вывода и матрица соединенийМК имеет стандартные для архитектуры 8051 порты (0, 1, 2 и 3). МК С8051F020/2 имеют четыредополнительных порта (4, 5, 6 и 7). Порты функционируют в соответствии со стандартом 8051 с некоторымидополнительными возможностями.Каждый вывод порта может быть настроен либо как цифровой вход-выход, либо как выход с открытымстоком. Кроме того возможно общее отключение подтягивающих резисторов, что позволяет еще более снизитьэнергопотребление в критичных к этому параметру приложениях.Наиболее важным усовершенствованием является цифровая матрица.
По существу это большая сетьцифровой коммутации, которая позволяет необходимым образом соединять внутренние цифровые системныересурсы с выводами портов ввода/вывода Р0, Р1, Р2 и Р3 (см. рис.1.9). При это возможны любые комбинации, вотличие от МК со стандартными мультиплексированными портами ввода/вывода.При помощи регистров управления матрицей на выводы портов могут быть выведены сигналы отвнутренних таймеров/счетчиков, от последовательных интерфейсов, аппаратные прерывания, входной сигналзапуска АЦП, выходы компараторов и др.
Это позволяет пользователю выбрать точную комбинацию связеймежду портами ввода/вывода общего назначения и цифровыми ресурсами, необходимую для каждогоконкретного приложения.Рисунок 1.9. Структурная схема цифровой матрицыНаибольшийприоритет2УАПП04SPI2(внутренние цифровые сигналы)SMBusНаименьшийприоритет2УАПП1РегистрыXBR0, XBR1,XBR2, P1MDINРегистрыP0MDOUT, P1MDOUT,P2MDOUT, P3MDOUTВнешниевыводыПриоритетныйдекодер86ПМСВыходыкомп-вЯчейкиввода/выводапорта 0P0.0Ячейкиввода/выводапорта 1P1.0Ячейкиввода/выводапорта 2P2.0Ячейкиввода/выводапорта 3P3.0НаибольшийприоритетP0.72ЦифроваяматрицаT0, T1,T2, T2EX,T4,T4EX/INT0,/INT18P1.788/SYSCLKP2.7CNVSTR88P0P3.7Наименьшийприоритет(P0.0-P0.7)8P1Защелкипортов(P1.0-P1.7)8P2К интерфейсувнешнейпамяти(EMIF)На входАЦП1(P2.0-P2.7)8P3(P3.0-P3.7)Ред.
1.426C8051F020/1/2/31.5. Программируемый массив счетчиков (ПМС)МК семейства C8051F02х кроме пяти 16-разрядных таймеров/счетчиков общего назначения имеютвнутренний программируемый массив счетчиков (ПМС). ПМС состоит из специального 16-разрядноготаймера/счетчика временных интервалов с пятью программируемыми модулями захват/сравнение. В качестветактового сигнала для этого счетчика могут использоваться:- сигнал системного тактового генератора с частотой, деленной на 12;- сигнал системного тактового генератора с частотой, деленной на 4;- сигнал переполнения таймера 0;- сигнал от внешнего входа тактирования (ECI – external clock input);- системный тактовый сигнал;- сигнал внешнего генератора с частотой, деленной на 8.Каждый модуль захват/сравнение может быть настроен на работу в одном из шести режимах:- захват, управляемый фронтом (сигнала);- программный таймер;- высокоскоростной выход;- выход заданной частоты;- 8-разрядный широтно-импульсный модулятор;- 16-разрядный широтно-импульсный модулятор.Входы/выходы модулей захват/сравнение ПМС и внешний вход тактирования (ECI) соединены спортами ввода/вывода МК через цифровую коммутирующую матрицу.Рисунок 1.10.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
