F20-23 (1041603), страница 10
Текст из файла (страница 10)
1.436C8051F020/1/2/3Таблица 4.1. Описание выводов (продолжение)ОбозначениевыводаA12m/A4/P6.4Номер выводаF020F022F021F023ТипD I/O76A13m/A5/P6.5D I/O75A14m/A6/P6.6D I/O74A15m/A7/P6.7D I/O73AD0/D0/P7.0D I/O72AD1/D1/P7.1D I/O71AD2/D2/P7.2D I/O70AD3/D3/P7.3D I/O69AD4/D4/P7.4D I/O68AD5/D5/P7.5D I/O67AD6/D6/P7.6D I/O66AD7/D7/P7.7D I/O6537ОписаниеБит 12 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 4 шины адреса интерфейса внешней памяти(немультиплексированный режим).Бит 4 порта 6Бит 13 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 5 шины адреса интерфейса внешней памяти(немультиплексированный режим).Бит 5 порта 6Бит 14 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 6 шины адреса интерфейса внешней памяти(немультиплексированный режим).Бит 6 порта 6Бит 15 шины адреса интерфейса внешней памяти(мультиплексированный режим).Бит 7 шины адреса интерфейса внешней памяти(немультиплексированный режим).Бит 7 порта 6Бит 0 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 0 шины данных интерфейса внешней памяти(немультиплексированный режим).Бит 0 порта 7Бит 1 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 1 шины данных интерфейса внешней памяти(немультиплексированный режим).Бит 1 порта 7Бит 2 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 2 шины данных интерфейса внешней памяти(немультиплексированный режим).Бит 2 порта 7Бит 3 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 3 шины данных интерфейса внешней памяти(немультиплексированный режим).Бит 3 порта 7Бит 4 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 4 шины данных интерфейса внешней памяти(немультиплексированный режим).Бит 4 порта 7Бит 5 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 5 шины данных интерфейса внешней памяти(немультиплексированный режим).Бит 5 порта 7Бит 6 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 6 шины данных интерфейса внешней памяти(немультиплексированный режим).Бит 6 порта 7Бит 7 шины адреса/данных интерфейса внешней памяти(мультиплексированный режим).Бит 7 шины данных интерфейса внешней памяти(немультиплексированный режим).Бит 7 порта 7Ред.
1.426272829303132333435363738394041424344454647484950XTAL1XTAL2MONENAIN1.7/A15/P1.7AIN1.6/A14/P1.6AIN1.5/A13/P1.5AIN1.4/A12/P1.4AIN1.3/A11/P1.3AIN1.2/A10/P1.2AIN1.1/A9/P1.1AIN1.0/A8/P1.0VDDDGNDA15m/A7/P2.7A14m/A6/P2.6A13m/A5/P2.5A12m/A4/P2.4A11m/A3/P2.3A10m/A2/P2.2A9m/A1/P2.1A8m/A0/P2.0AD7/D7/P3.7/IE7AD6/D6/P3.6/IE6AD5/D5/P3.5AD4/D4/P3.4DAC1P4.0P4.1P4.2P4.3P4.4ALE/P4.5/RD/P4.6/WR/P4.7VDDDGNDA8/P5.0A9/P5.1A10/P5.2A11/P5.3A12/P5.4A13/P5.5A14/P5.6A15/P5.7A8m/A0/P6.0A9m/A1/P6.1A10m/A2/P6.2A11m/A3/P6.3A12m/A4/P6.4999897969594939291908988878685848382818079787776100 DAC0C8051F020/1/2/3Рисунок 4.1. Цоколевка корпуса TQFP-100TMS175A13m/A5/P6.5TCK274A14m/A6/P6.6TDITDO347372A15m/A7/P6.7AD0/D0/P7.0/RST571AD1/D1/P7.1CP1CP1+677069AD2/D2/P7.2AD3/D3/P7.3CP0CP0+896867AD4/D4/P7.4AD5/D5/P7.5AGND1066AD6/D6/P7.6AV+VREF11126564AD7/D7/P7.7VDDAGND1363DGNDAV+VREFD14156261P0.0P0.1VREF01660P0.2VREF1AIN0.017185958P0.3P0.4AIN0.11957ALE/P0.5AIN0.2AIN0.320215655/RD/P0.6/WR/P0.7AIN0.4AIN0.522235453AD0/D0/P3.0AD1/D1/P3.1AIN0.62452AD2/D2/P3.2AIN0.72551AD3/D3/P3.3C8051F020C8051F022Ред.
1.438C8051F020/1/2/3Рисунок 4.2. Чертеж корпуса TQFP-100DMIN NOM MAX(mm) (mm) (mm)D1A-A1 0.05-1.20-0.15A2 0.95 1.00 1.05bE1100PIN 1DESIGNATOR1A2eAb39A1Ред. 1.4E0.17 0.22 0.27D-16.00-D1-14.00-e-0.50-E-16.00-E1-14.00-C8051F020/1/2/3DAC0DAC1/RSTTDOTDITCKTMSVDDDGNDP0.0P0.1P0.2P0.3P0.4ALE/P0.5/RD/P0.664636261605958575655545352515049Рисунок 4.3. Цоколевка корпуса TQFP-64CP1-148/WR/P0.7CP1+247AD0/D0/P3.0CP0-346AD1/D1/P3.1CP0+445AD2/D2/P3.2AGND544AD3/D3/P3.3AV+643AD4/D4/P3.4VREF742AD5/D5/P3.5VREFA841VDDAIN0.0940DGNDAIN0.11039AD6/D6/P3.6/IE6AIN0.21138AD7/D7/P3.7/IE7AIN0.31237A8m/A0/P2.0AIN0.41336A9m/A1/P2.1AIN0.51435A10m/A2/P2.2AIN0.61534A11m/A3/P2.3AIN0.71633A12m/A4/P2.4272829303132AIN1.2/A10/P1.2AIN1.1/A9/P1.1AIN1.0/A8/P1.0A15m/A7/P2.7A14m/A6/P2.6A13m/A5/P2.523AIN1.4/A12/P1.42622AIN1.5/A13/P1.5AIN1.3/A11/P1.321AIN1.6/A14/P1.62520AIN1.7/A15/P1.7DGND19MONEN2418XTAL2VDD17XTAL1C8051F021C8051F023Ред.
1.440C8051F020/1/2/3Рисунок 4.4. Чертеж корпуса TQFP-64DD1MIN NOM MAX(mm) (mm) (mm)AE1E-1.20A1 0.05-0.15A2 0.95-1.05b-0.17 0.22 0.27D-12.00-D1-10.00-e-0.50-E-12.00-E1-10.00-64PIN 1DESIGNATOR1A2eAb41A1Ред. 1.4C8051F020/1/2/3ПРИМЕЧАНИЯРед. 1.442C8051F020/1/2/35. 12-разрядный АЦП0 (C8051F020/1)Модуль АЦП0 МК C8051F20/1 состоит из 9-канального программируемого аналоговогомультиплексора (AMUX0), программируемого усилителя (PGA0), 12-разрядного АЦП последовательногоприближения с производительностью до 100 тыс. преобразований в секунду, устройства выборки-хранения(УВХ) и программируемого детектора диапазона (см. рис.5.1). AMUX0, PGA0, режимы преобразования идетектор диапазона настраиваются программным путем при помощи регистров специального назначения (см.рис.5.1).
Выбор источника опорного напряжения для АЦП0 описан в разделе 9 (для C8051F020/2) или в разделе10 (для C8051F021/3). Модуль АЦП0 (АЦП0, УВХ и PGA0) включен только тогда, когда бит AD0EN регистрауправления АЦП0 (ADC0CN) установлен в 1. Сброс этого бита в 0 переводит АЦП0 в режим пониженногоэнергопотребления.Рисунок 5.1. Функциональная схема 12-разрядного АЦП0ADC0GTLADC0LTHADC0LTL24AIN2+AIN3-AIN4+AIN5-AIN6+AIN7-X12разрядныйАЦП+-последовательногоприближенияAGNDAD0CMДАТЧИКТЕМПЕРАТУРЫAD0ENAV+AD0ENAD0TMAD0INTAD0BUSYAD0CM1AD0CM0AD0WINTAD0LJSTAMX0SLAD0SC4AD0SC3AD0SC2AD0SC1AD0SC0AMP0GN2AMP0GN1AMP0GN0AMX0AD3AMX0AD2AMX0AD1AMX0AD0AIN67ICAIN45ICAIN23ICAIN01ICAGNDAMX0CF12ADC0CFADC0CNADC0H-AD0WINT12ADC0LAIN1AV+SYSCLKREF+9-канальныйаналоговый мультиплексорAIN0КОМБ.ЛОГИКА00Запускпреобразования 01Установка бита AD0BUSYПереполнение Таймера 310CNVSTR11Переполнение Таймера 2AD0CMADC0GTH5.1.
Аналоговый мультиплексор и программируемый усилительВосемь каналов AMUX могут использоваться для измерения внешних сигналов, девятый каналподключен к внутреннему датчику температуры (передаточная характеристика датчика температуры показанана рис.5.2). Каждая пара входов AMUX могут быть запрограммированы на работу в одиночном илидифференциальном режимах. Это позволяет пользователю выбрать наиболее подходящий режим измерения, идаже производить изменение режимов “на лету”. При сбросе все каналы AMUX настраиваются как одиночныевходы. Для управления AMUX используются два регистра: регистр выбора канала AMX0SL (см. рис.5.6) ирегистр конфигурации AMX0CF (см. рис.5.7).
В таблице на рис.5.6 приведены все возможные комбинациирежимов работы каналов AMUX. PGA усиливает выходной сигнал AMUX с коэффициентом усиления,определяемым битами AMP0GN2-0 регистра управления АЦП0 ADC0CF (см. рис.5.7). Коэффициент усиленияможет быть программно выбран из следующего ряда значений: 0.5, 1 (устанавливается при сбросе), 2, 4, 8, 16.43Ред. 1.4C8051F020/1/2/3Передаточная характеристика датчика температуры показана на рис.5.2. Выходное напряжение (VTEMP)подается на вход PGA, когда датчик температуры выбран битами AMX0AD3-0 регистра AMX0SL; PGA будетусиливать это напряжение в соответствии с заданным коэффициентом усиления.Рисунок 5.2. Передаточная характеристика датчика температуры(Вольты)1.0000.9000.800VTEMP = 0.00286(TEMP C) + 0.7760.700коэффициент усиления PGA = 10.6000.500-50050100 (ºС)5.2.
Режимы работы АЦПМаксимальная скорость преобразования АЦП0 – 100 тыс. преобразований в секунду. Частотадискретизации АЦП0 определяется частотой системного тактового сигнала, деленной на значение, задаваемоебитами AD0SC регистра ADC0CF.5.2.1. Запуск преобразованияЗапуск преобразования может быть осуществлен одним из четырех способов, в зависимости отсостояния битов режима запуска преобразования АЦП0 (AD0CM1, AD0CM1) в регистре ADC0CN.Преобразование может быть инициировано:1) установкой в 1 бита AD0BUSY в регистре ADC0CN;2) переполнением Таймера 3 (т.е. непрерывное по времени преобразование);3) нарастающим фронтом внешнего сигнала запуска преобразования АЦП (CNVSTR);4) переполнением Таймера 2 (т.е.
непрерывное по времени преобразование).Бит AD0BUSY устанавливается в 1 во время преобразования и сбрасывается в 0 после окончанияпреобразования. При сбросе бита AD0BUSY инициируется прерывание (если оно разрешено) и устанавливаетсяфлаг прерывания AD0INT (ADC0CN.5). Преобразованные данные доступны в регистрах старшего и младшегослова данных АЦП, ADC0H и ADC0L соответственно. В регистровой паре ADC0H:ADC0L преобразованныеданные могут быть выровнены либо вправо, либо влево (см.
пример на рис.5.11) в зависимости от состояниябита AD0LJST в регистре ADC0CN.Если преобразование инициируется установкой в 1 бита AD0BUSY, то для определения окончанияпреобразования следует опрашивать флаг AD0INT (можно также использовать прерывания от модуля АЦП0).Ниже приведена рекомендуемая процедура опроса:Шаг 1: Сброс в 0 бита AD0INT.Шаг 2: Установка в 1 бита AD0BUSY.Шаг 3: Опрос бита AD0INT до тех пор, пока он не станет равен 1.Шаг 4: Обработка данных АЦП0.Ред. 1.444C8051F020/1/2/35.2.2.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
