MC_PIC (1031647), страница 3
Текст из файла (страница 3)
АЛУ может выполнять операции сложения, вычитания, сдвига и логические операции. Если не указано иное, то арифметические операции выполняются в дополнительном двоичном коде.В зависимости от результата операции, АЛУ может изменять значения бит регистраSTATUS: C (Carry), DC (Digit carry) и Z (Zero).5.2.3. Схема тактирования и цикл выполнения командыВходная тактовая частота, поступающая с вывода OSC1/CLKIN, делится внутри начетыре, и из нее формируются четыре циклические не перекрывающиеся тактовые последовательности Q1, Q2, Q3 и Q4. Счетчик команд увеличивается в такте Q1, команда считывается из памяти программы и защелкивается в регистре команд в такте Q4. Команда декодируется и выполняется в течение последующего цикла в тактах Q1...Q4. Схема тактирования ивыполнения команды изображена на рис.
5.2.Цикл выполнения команды состоит из четырех тактов: Q1...Q4. Выборка команды и еевыполнение совмещены по времени таким образом, что выборка команды занимает одинцикл, а выполнение – следующий цикл. Эффективное время выполнения команды составляетодин цикл. Если команда изменяет счетчик команд (например, команда GOTO), то для еевыполнения потребуется два цикла, как показано на рис. 5.3.Рис.
5.2. Схема тактирования и выполнения команды.Рис. 5.3. Выборка команд.Цикл выборки начинается с увеличения счетчика команд в такте Q1. В цикле выполнения команды выбранная команда защелкивается в регистр команд в такте Q1. В течениетактов Q2, Q3 и Q4 происходит декодирование и выполнение команды. В такте Q2 считывается память данных (чтение операнда), а запись происходит в такте Q4.5.2.4. Организация памяти программ и стекаСчетчик команд в МК PIC16F8Х имеет ширину 13 бит и способен адресовать8Кх14бит объема программной памяти. ОднакофизическинакристаллахPIC16F83иPIC16CR83 имеется только 512х14 памяти (адреса 0000h-01FFh), а в МК PIC16F84 иPIC16CR84 – 1Кх14 памяти (адреса 0000h03FFh).
Обращение к адресам выше 1FFh (3FFh)фактически есть адресация в те же первые 512адресов (первые 1К адресов).Организация памяти программ и стекаприведена на рис. 5.4.В памяти программ есть выделенные адреса. Вектор сброса находится по адресу 0000h,вектор прерывания – по адресу 0004h.
Обычнопо адресу 0004h располагается подпрограммаидентификации и обработки прерываний, а поадресу 0000h – команда перехода на метку, расположенную за подпрограммой обработки прерываний.Рис. 5.4. Организация памяти программ и стека.5.2.5. Организация памяти данныхПамять данных МК разбита на две области. Первые 12 адресов – это область регистров специальных функций (SFR), а вторая – область регистров общего назначения (GPR).Область SFR управляет работой прибора.Обе области разбиты в свою очередьна банки 0 и 1. Банк 0 выбирается обнулением бита RP0регистра статуса(STATUS).
Установка бита RP0 в единицувыбирает банк 1. Каждый банк имеет протяженность 128 байт. Однако для PIC16F83и PIC16CR83 память данных существуеттолько до адреса 02Fh, а для PIC16F84 иPIC16CR84 – до адреса 04Fh.На рис. 5.5 изображена организацияпамяти данных.Некоторые регистры специальногоназначения продублированы в обоих банках, а некоторые расположены в банке 1отдельно.Регистры с адресами 0Ch-4Fh могутиспользоваться как регистры общего назначения, которые представляют собой статическое ОЗУ. Адреса регистров общегоназначения банка 1 отображаются на банк0.
Следовательно, когда установлен банк 1,то обращение к адресам 8Ch-CFh фактически адресует банк 0.В регистре статуса помимо бита RP0есть еще бит RB1, что позволяет обращаться к четырем страницам (банкам) будущихмодификаций этого кристалла.К ячейкам ОЗУ можно адресоватьсяРис.
5.5. Организация памяти данных.прямо, используя абсолютный адрес каждого регистра, или косвенно, через региструказатель FSR. Косвенная адресация использует текущее значение разрядов RP1:RP0 длядоступа к банкам. Это относится и к EEPROM памяти данных. В обоих случаях можно адресовать до 512 регистров.5.2.6. Регистры специального назначенияРегистр статуса (STATUS) содержит признаки операции (арифметические флаги)АЛУ, состояние контроллера при сбросе и биты выбора страниц для памяти данных.Назначение бит регистра приведено в табл. 5.3.Таблица 5.3.
Назначение бит регистра STATUS (адрес 03h, 83h).R/W-0IRPR/W-0RP1R/W-0RP0R-1/TOR-1/PDR/W-xZR/W-xDCR/W-xCБит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Бит0=1=Бит7: IRP: бит выбора страницы банка данных (используется при косвенной адресации)банк 0,1 (00h – FFh)банк 2,3 (100h – 1FFh)IRP не используется в МК подгруппы PIC16F8XБиты 6-5: RP1:RP0: выбор страницы банка данных (используются при прямой адресации)00 = банк 0 (00h – 7Fh)10 = банк 2 (100h – 17Fh)01 = банк 1 (80h – FFh)11 = банк 3 (180h – 1FFh)В МК подгруппы PIC16F8X используется только бит RP0Бит 4: /TO: бит срабатывания сторожевого таймера1 = после включения питания, а также командами CLRWDT и SLEEP0 = по завершении выдержки сторожевого таймераБит 3: /PD: бит снижения потребляемой мощности1 = после включения питания, а также командой CLRWDT0 = по команде SLEEPБит 2: Z: бит нулевого результата1 = результат арифметической или логической операции нулевой0 = результат арифметической или логической операции ненулевойБит 1: DC: бит десятичного переноса/заема (для команд ADDWF и ADDLW)1 = имеет место перенос из 4-го разряда0 = нет переноса из 4-го разрядаБит 0: C: бит переноса/заема (для команд ADDWF и ADDLW)1 = имеет место перенос из самого старшего разряда0 = нет переноса из самого старшего разрядаПримечание: вычитание осуществляется путем прибавления дополнительного кода второго операнда.
При выполнении команд сдвига этот бит загружается из младшего или старшего разряда сдвигаемого источника.Здесь и далее: R — читаемый бит; W — записываемый бит; S — устанавливаемыйбит; U — неиспользуемый бит (читается как «0»); -n = 0 или 1 — значение бита после сброса.Регистр статуса доступен для любой команды так же, как любой другой регистр.Однако если регистр STATUS является регистром назначения для команды, влияющей набиты Z, DC или C, то запись в эти три бита запрещается. Кроме того, биты /TO и /PDустанавливаются аппаратно и не могут быть записаны в статус программно. Это следуетиметь в виду при выполнении команды с использованием регистра статуса.
Например,команда CLRF STATUS обнулит все биты, кроме битов /TO и /PD, а затем установит битZ=1. После выполнения этой команды регистр статуса может и не иметь нулевого значения(из-за битов /TO и /PD) STATUS=000uu1uu, где u – неизменяемое состояние. Поэтомурекомендуется для изменения регистра статуса использовать только команды битовойустановки BCF, BSF, MOVWF, которые не изменяют остальные биты статуса.
Воздействиевсех команд на биты статуса рассматривается в разделе «Описание системы команд».Регистр конфигурации (OPTION) является доступным по чтению и записи регистром,который содержит управляющие биты для конфигурации предварительного делителя(пределителя), внешних прерываний, таймера, а также резисторов «pull-up» на выводахPORTB. Назначение бит регистра приведено в табл. 5.4.Таблица 5.4.
Назначение бит регистра OPTION (адрес 81h).R/W-1/RBPUR/W-1INTEDGR/W-1T0CSR/W-1T0SER/W-1PSAR/W-1PS2R/W-1PS1R/W-1PS0Бит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Бит 7: /RBPU: бит установки резисторов «pull-up» на выводах PORTB0 = резисторы «pull-up» подключены1 = резисторы «pull-up» отключеныБит 6: INTEDG: бит выбора перехода сигнала прерывания0 = по спаду сигнала на выводе RB0/INT1 = по фронту сигнала на выводе RB0/INTБит 5: T0CS: бит выбора источника сигнала таймера0 = внутренний тактовый сигнал (CLKOUT)TMR01 = вывод RA4/T0CKIБит 4: T0SE: бит выбора перехода источника сигнала для TMR00 = по фронту сигнала на RA4/T0CKI1 = по спаду сигнала на выводе RA4/T0CKIБит 3: PSA: бит назначения пределителя0 = пределитель подключен к TMR01 = пределитель к сторожевому таймеруWDTБиты 2-0: PS2:PS0: биты выбора коэффициента деления пределителяЗначения битСкорость TMR0Скорость WDTЗначения битСкорость TMR0Скорость WDT0000010100111:21:41:81:161:11:21:41:81001011101111:321:641:1281:2561:161:321:641:128В том случае, когда пределитель обслуживает сторожевой таймер WDT, таймеруTMR0 назначается коэффициент предварительного деления 1:1.Регистр условий прерывания (INTCON) является доступным по чтению и записи исодержит биты доступа для всех источников прерываний.
Назначение бит регистраприведено в табл. 5.5.Таблица 5.5. Назначение бит регистра INTCON (адреса 0Bh, 8Bh).R/W-0GIER/W-0EEIER/W-0T0IER/W-0INTER/W-0RBIER/W-0T0IFR/W-0INTFR/W-xRBIFБит 7Бит 6Бит 5Бит 4Бит 3Бит 2Бит 1Бит 0Бит 7: GIE: бит разрешения всех прерываний0 = запрещены все прерывания1 = разрешены все незамаскированные прерыванияБит 6: EEIE: бит разрешения прерывания записи в EEPROM0 = запрещены прерывания записи в EEPROM1 = разрешены прерывания записи в EEPROMБит 5: T0IE: бит разрешения прерывания по переполнению TMR00 = запрещены прерывания от TMR01 = разрешены прерывания от TMR0Бит 4: INTE: бит разрешения прерываний по входу RB0/INT0 = запрещены прерывания по входу RB0/INT1 = разрешены прерывания по входу RB0/INTБит 3: RBIE: бит разрешения прерываний по изменению PORTB0 = запрещены прерывания по изменению PORTB1 = разрешены прерывания по изменению PORTBБит 2: T0IF: бит запроса прерывания по переполнению TMR00 = прерывание по переполнению TMR0 отсутствует1 = прерывание по переполнению TMR0 имеет местоБит 1: INTF: бит запроса прерывания по входу RB0/INT0 = прерывание по входу RB0/INT отсутствует1 = прерывание по входу RB0/INT имеет местоБит 0: RBTF: бит запроса прерывания по изменению PORTB0 = ни на одном из входов RB7:RB4 состояние не изменилось1 = хотя бы на одном из входов RB7:RB4 изменилось состояниеБит разрешения всех прерываний GIE сбрасывается автоматически при следующихобстоятельствах:− по включению питания;− по внешнему сигналу /MCLR при нормальной работе;− по внешнему сигналу /MCLR в режиме SLEEP;− по окончанию задержки таймера WDT при нормальной работе;− по окончанию задержки таймера WDT в режиме SLEEP.Прерывание INT может вывести процессор из режима SLEEP, если перед входом вэтот режим бит INTE был установлен в единицу.
![](https://s.studizba.com/z.php?f=/templates/si/i/noavatar.png&w=100&h=100&t=1"){kind=avatar}
