Арифметико-логические устройства (АЛУ)

8. Арифметико-логические устройства (АЛУ).

8.1 Назначение и классификация АЛУ.

Арифметико-логическим устройством называется функционально законченный узел, предназначенный для реализации логических и арифметических операций по обработке информации.

Для выполнения  арифметических и логических операций над входными переменными они должны быть введены в АЛУ, поэтому его дополняют вспомогательными устройствами, предназначенными для промежуточного хранения как исходных данных, так и результатов выполнения той или иной  операции. Функции этих устройств возлагают на дополнительные регистры.

Основным элементом АЛУ являются  сумматоры

По числу выводов различают: полусумматоры, одноразрядные сумматоры, многоразрядные сумматоры.

Полусумматором называется устройство , предназначенное для сложения  двух одноразрядных кодов имеющие два входа и два выхода и формирующие из сигналов  входных слагаемых и сигналы суммы и переноса в старший разряд.

Одноразрядным сумматором называется устройство, предназначенное для сложения двух одноразрядных кодов, имеющее три входа и два выхода и формирующие из сигналов входных слагаемых и сигнала переноса из младших разрядов сигналы суммы и переноса в старший разряд.

Рекомендуемые материалы

Многоразрядным сумматором называется устройство, предназначенное для сложения двух многоразрядных кодов, формирующее на выходе код суммы и сигнал переноса в случае, если результат сложения не может быть представлен кодом, разрядность которого совпадает с разрядностью кодов слагаемых.

В свою очередь многоразрядные сумматоры подразделяются на последо-ватеные и параллельные. В последовательных сумматорах операция сложения выполняется последовательно разряд за разрядом, начиная с младшего. В параллельных все разряды входных кодов суммируются одновременно.

8.1 Полусумматоры.

                                   Рис. 8.1

 

Таблицы истинности.

                                                                                                                                        

Рис.8.2

                Рис 8.3 Полусумматор

8.3 Полные сумматоры.

                            Рис. 8.4

               Рис 8.5 Полный сумматор

8.4 3-разрядные параллельные сумматоры.

Числа-слагамые.

8.5 Двоичное вычитание, полувычитатель, полный вычитатель, 4-разрядный параллельный вычитатель.

                                     

           Рис 8.7. Полувычитатель.

      Рис. 8.8

                              Рис 8.9 . 4-разрядный параллельный вычитатель.

8.6 Двоичное умножение.

Операция умножение базируется на суммировании частотных произведений разрядов сомножителей.

a₁              a₀

                                             ´   

b₁          b₀

a₁*b₁       a₀*b₀

+

          a₁*b₁                      a₀*b₁

M₃         M₂                         M₁             M₀

  Рис.8.10

  7                    1 1 1 – множимое

´                    ´                   

  5                    1 0 1    - множитель           

35                    1 1 1   - первое частное произведение

                  +

                     0 0 0  - второе частное произведение         

               +

                  1 1 1         - третье частное произведение

                  1 0 0 0 1 1 – полное произведение

7+7+7+7+7=35

  Рис 8.11         Структурная схема умножителя с использованием многократного                                   сложения.

8.7 АЛУ на базе интегральной микросхемы К555ИП3.

Рассмотрим функциональные возможности интегральной микросхемы К555ИП3.

Рис 8.12 АЛУ на базе интегральной микросхемы К555ИП3.

8.8 Семинар №5 "Двоичная арифметика"

Задача №5.1

Перевести числа 16₁₀, 26₁₀, 119₁₀, 255₁₀, 1024₁₀ в двоичную систему счета.
Преобразование десятичных чисел в двоичные

Задача №5.2

Записать значения чисел в десятичной и в двоичной системе счета
OFFF₁₆ ABCD₁₆ 64₁₆ 10₁₆ 8₁₆

Задача №5.3

Выполнить суммирование чисел. Указать наличие переноса из старшего значащего разряда (С3Р) при выполнении суммирования в восьмиразрядной цифровой системе

Задача №5.4

Выполнить вычитание чисел A₁₆-6₁₆, 6₁₆-A₁₆ в четверичной цифровой системе, применяя обычное правило вычитания

Задача №5.5

Вычислить дополнительный код чисел -1₁₀, -5₁₀, -8₁₀ в четверичной системе счета для четырехразрядной цифровой системы.  Примечания: дополнительный код (доп.к.) = обратный код (обр.к.) + 1 обр.к. + прямой код (пр.к.) = максимальное значение в данной системе пр.к. - это положительное значение числа.

Задача №5.6

Вычислить двоичные значения шестнадцатеричных кодов B₁₆, FB₁₆, EB₁₆, 20₁₆.(используем таблицу 1)

8.9  Лабораторная работа "Цифровые многоразрядные регистры и сумматоры."    Авторы  Буянкин В.М., Васюков С.А. ,Шамгулов Р.О.

ОПИСАНИЕ ЛАБОРАТОРНОЙ УСТАНОВКИ

Лабораторная установка состоит из стандартной кассеты со схемой исследуемого устройства и универсального стенда ЛОЭ-2 (рис.8.13). Кассета содержит сумматор SM, регистры RG1, RG2, кодопреобразователь на схемах "исключающее ИЛИ" и светодиоды на выходе сумматора.

Слагаемые А и В набирают поочередно ключами SA1 - SA4, разряды входного числа индицируются светодиодами HL1...HL4, а суммы и переноса - светодиодами HL5-HL9.

Для выполнения операций сложения чисел А и В необходимо:

1. Выставить галетные переключатели в исходное положение: ГП1 - в положение 9 и ГПЗ - в положение 16; установить на управляющем входе кодопреобразователя код операции сложения, для этого галетный переключатель ГП2 перевести в положение 12.

2. Набрать ключами SA1 -SA4 четырехразрядное число А. Положение ключа SA4 определяет знак числа: если число А отрицательное, то его набирают в дополнительном коде.

3. Записать число А в регистр RG1. Для этого на вход разрешения записи С регистра RG1 подается сигнал высокого логического уровня путем перевода галетного переключателя ГП2 из исходного положения 9 в положение 10. При этом число А сразу же из регистра RG1 попадает на входы А1 - А4 сумматора, а на его выходах формируется промежуточная сумма S = А.

4. Набрать ключами SA1 - SA4 четырехразрядное число В.

5. Записать число В в регистр RG2, переводя ГП1 из положения 10 в положение 11. При этом число В сразу же появляется на входах сумматора В1 - В4, а на входах S1 - S4 появляется сумма S = А + В и сигнал переноса Р4.

Для выполнения операций вычитания чисел А и В необходимо:

1. Выставить галетные переключатели в исходное положение: ГП1 - 9, ГП2 - 13, ГП3 - 16.

2. Набрать число А и переводом ГП1 в положение 10 записать его в RG1 и SM.

3. Набрать число В. Так как на управляющем входе колопреобразователя установлена единица, на его выходе формируется обратный код числа .

4. Сформировать на входах сумматора дополнительный код , переведя переключатель ГП1 в положение 11.

Проделав вышеперечисленные операции, в сумматоре SM мы сформировали сумму чисел А, обратного кода числа  логической единицы переноса РО : S = А +  + РО, но + 1 = , т.е. S = А + = А - В.

Рис.8.13

ЗАДАНИЕ И ПОРЯДОК ВЫПОЛНЕНИЯ РАБОТЫ

Ознакомиться с лабораторной установкой. Выяснить назначение управляющих ключей игалетных переключателей.

Получить разрешение преподавателя на проведение работы.

А. Исследовать операцию суммирования цифровых сигналов.

Подготовить таблицу 1 для записи слагаемых и их суммы. Слагаемые представляйте в четырехразрядной сетке со знаком.

Таблица 1.

1. Предложите для суммирования два положительных числа: А₁₀ и В₁₀, такие, чтобы их сумма находилась в диапазоне представления чисел в четырехразрядной сетке со знаком. Так как под значащие разряды числа отведено всего три разряда, максимально возможная сумма равна 111₂=7₁₀.

1. Выполните суммирование чисел А₁₀ и В₁₀ вручную и с помощью сумматора, сравните результаты; коды и суммы отобразите в табл.2

2. Выполните суммирование чисел А₁₀ и В₁₀, A₁₀ >0, B₁₀ <0, |A₁₀|>|B₁₀|, S₁₀<7₁₀.

3. Выполните суммирование чисел А₁₀ и В₁₀, A₁₀ <0, B₁₀ >0, |A₁₀|>|B₁₀|, S₁₀<7₁₀.

4. Выполните суммирование чисел А₁₀ и В₁₀, A₁₀ <0, B₁₀ <0, S₁₀≤7₁₀.

5. Выполните суммирование положительного числа А₁₀ - максимально возможного для указанного диапазона представления (в нашем случае А₁₀ = 7) и числа 1₁₀.

При выполнении действий, описанных в п. п. 2 - 5, суммирование чисел сначала произведите вручную и затем сравните результаты с содержимым выходных разрядов сумматора; коды слагаемых и сумм отобразите в табл.2

Б. Исследование операции вычитания цифровых сигналов.

Подготовьте табл.2 для записи вычитаемого, уменьшаемого и разности чисел А и B.

Таблица 2

Проделайте пять раз операцию вычитания чисел в соответствии с условиями, указанными в графе "Прмечания" табл.2

Сделайте выводы по результатам сложения и вычитания.

ОПИСАНИЕ ЛАБОРАТОРНОЙ УСТАНОВКИ 2

Лабораторная установка 2 представлена на рис. 8.14 и состоит из регистра К155ИР1

.Задание 1. Изучить таблицу состояний регистра К155ИР1. Определить возможные режимы работы и комбинации управляющих сигналов задающие их. На рис.7 представлен лабораторный стенд.

                                                                   Рис.8.14. Лабораторный стенд.

         Таблица 2. Таблица состояния регистра К155ИР1

        

Уровень логической «1» соответствует обозначению «В», уровень логического «0» соответствует обозначению «Н». Обозначения  Q0-Q3 соответствуют состоянию выходов регистра до подачи тактовых импульсов. Обозначение: ↓ - срабатывание по срезу тактового импульса, ↑- срабатывание по фронту тактового импульса, a,b,c,d- обозначают вводимую информацию.

     Задание 2. Исследовать работу регистра в режиме очистки.

2.1. Собрать схему, представленную на рис.1. Определить какому режиму работы она соответствует. Включить стенд и определить состояние регистра по индикаторам Н8-Н11. Подать на тактовый вход С1 четыре импульса с помощью кнопки S2  фиксируя состояние выходов регистра после каждого импульса. Результат наблюдений свести в таблицу 1.

2.2. Отключить стенд и переставить перемычку с входа С1 на вход С2, а перемычку соединяющую вход РЕ с общим проводом убрать. Включить стенд

и зафиксировать состояние выходных сигналов регистра. Подать тактовый импульс на вход С2. Определить состояние регистра. Результаты наблюдений свести в таблицу 3. (Стенд отключить, схему не разбирать.).

 Таблица 3 Состояния входов и выходов регистра

 

Рис.8.15. Схема регистра

   Таблица 4.

Задание 3. Исследовать работу регистра в режиме параллельной записи информации.

 3.1. Установить на входах D0-D3 двоичный код, десятичного числа заданного  преподавателем.

Уровень логической «1» на соответствующем входе задается отключением перемычки от общего провода. Включить стенд и зафиксировать состояние выходов регистра. Подать тактовый импульс на вход С2 и  зафиксировать состояние выходов. Повторить опыт с другим двоичным  числом на входах  D. Результаты занести в таблицу 3.

Таблица 5.

  Задание 4. Исследовать работу регистра в режиме последовательной записи информации.

    4.1.Очистить регистр (одним из выше исследованных способов) и установить режим последовательной записи информации, используя необходимые перемычки.  Получить у преподавателя число, двоичный код которого требуется ввести. Для задания логических уровней на последовательном входе S1 используется переключатель S4.

Вводимое число  ……….............    Двоичный код   ……………………

     4.2. Введите заданное число в регистр, подав необходимое число тактовых импульсов (S2). Обратить внимание на то, в каком порядке вводятся разряды двоичного числа. Результаты записи занести в таблицу 4. Стенд не отключать.

Задание5. Исследовать работу регистра в режиме сдвига.

5.1. Установить на входе S1 уровень логического «0»(переключатель S4). Подайте четыре тактовых импульса.

5.2 .Установите на последовательном  входе уровень логической «1». Подайте четыре тактовых импульса. Результаты занести в таблицу 4. Определите, направление сдвига информации по состоянию выходов регистра (таб.4) и по заполнению разрядов двоичного числа.

     Таблица 6.

Задание 6. Изобразите схему устройства на регистре К155ИР1, позволяющего выполнять операцию сдвига вправо (в сторону младшего разряда).

     Схема устройства. ( Подсказка: составляя схему, используйте третью строчку таблицы состояний регистра).

СОДЕРЖАНИЕ ОТЧЕТА

В отчете должны быть указаны фамилия и инициалы исполнителя, номер группы и дата выполнения. В соответствии с заданием должны быть приведены:

-схема исследуемого устройства;

-таблицы результатов сложения и вычитания;

-выводы;

Отчет необходимо выполнять аккуратно, схемы и таблицы - с использованием чертежных инструментов.

8.10 Семинар №6. Комбинационные устройства двоичной арифметики.

Задача №6.1

Составить логическую схему шифратора одноразрядных десятичных цифр. Составить таблицу истинности, уравнения выходных сигналов.

Рис 8.14

                                                                                                                                        

                                                                                                                                          Таблица

                                                                                                                                          истинности

                                  

Уравнения выходных сигналов

Рис. 8.15

Рис.8.16

Задача № 6.2.

Составить логическую схему преобразования чисел от 0 до 99₁₀ из двоично-десятичного кода (BCD) в двоичный (B)с использованием стандартной интегральной схемы кодопреобразователя.

К155РП                                               Рис.8.17

ВСД-> В

К155РП7

В-> ВСД

Задача №6.3.

Составить логическую схему дешифратора трехразрядных чисел, представленных в B коде, в сигналы десятичной системы счета.

Рис.8.18

     Рис. 8.19

Задача 6.4.

Составить таблицу истинности дешифратора для сегментного индикатора (К155ПП5). Составить карту Карно для минимизации логического уравнения одного из сегментов. Записать логическое уравнение.

    Рис.8.20

-неминимизированное уравнение

карта  Карно

-минимизированное уравнение

Задача №6.5

Составить логическую схему блока перемножения двух двухразрядных положительных двоичных чисел.

Рис.8.21

Структурная схема умножителя с использованием способа многократного сложения:

(7*4=7+7+7+7=28)

Рис.8.21

7₁₀ х 4₁₀

111₀ х 100₂

Задача №6.6

Составить таблицу истинности блока деления двухразрядных положительных чисел: трехразрядное X на двухразрядное Y.

Рис.8.22

                             8.11  Арифметические схемы ТТЛ

.

                             8.12  Арифметические схемы КМОП