Лекция 7. Программируемые межсоединения
Лекция 7 – Программируемые межсоединения и кварцевый генератор ПЛИС серии ХС2000 фирмы Xilinx
Программируемые межсоединения в ПЛИС позволяют объединять входы и выходы любых БВВ и КЛБ и получать для некоторых целей задержку менее 0,1 нс. Все межсоединения представляют собой сетку вертикальных и горизонтальных металлических сегментов, в месте пересечения которых расположены транзисторы, выполняющие роль программируемых связных точек (Phisical Interconnect Points, PIP), что даёт возможность реализовать требуемый маршрут.
Программируемые межсоединения подразделяются на межсоединения общего назначения, прямые соединения и длинные линии.
Межсоединения общего назначения (General Purpuse Interconnect) используются для передачи сигналов между любыми блоками (см. рисунок 7.1). Они содержат переключающие матрицы (Switch Matrix) для изменения направления и разветвления сигнала (см. рисунок 7.2).
Однако переключающие матрицы вносят существенную задержку в распространение сигнала.
Прямые линии (Direct Interconnect) обеспечивают практически нулевую задержку между соседними логическими блоками (см. рисунок 7.3), а также между БВВ и близлежащими к ним КЛБ (см. рисунок 6.1).
Длинные линии (Long Line), проходящие мимо ПМ (см. рисунок 7.4), также позволяют подводить ко всем логическим блокам сигналы с практически нулевой задержкой.
Рисунок 7.1 – Конфигурация межсоединений общего назначения | Рекомендуемые материалыFREE Лабораторные работы в Ansys МТ7 -7% Отчет по учебной практике - ГОСТ 7.32-2017 FREE Методичка для лабораторной работы № 7 по автоматизации FREE ЛР №27 - Изучение процессов образования оксидов азота при работе пульсационных горелок Отчет по практике 7 Вариант 3 - Контрольная работа - Объектно-ориентированное программирование на С Рисунок 7.2 – Структура переключающих матриц ПЛИС |
В ПЛИС серии ХС2000 имеются три вида ДЛ:
· горизонтальные (по одной на каждую строку КЛБ);
· вертикальные (по две на каждый столбец КЛБ);
· глобальная (одна, проходящая возле каждого столбца КЛБ).
В верхнем левом углу кристалла (см. рисунок 6.1) возле логического блока АА расположен глобальный тактовый буфер (Global Buffer, GCLK), предназначенный для подачи через ДЛ одного сигнала к входам В и К всех логических блоков.
Рисунок 7.3 – Прямые соединения логических блоков ПЛИС | Рисунок 7.4 – Конфигурация длинных линий ПЛИС |
Второй альтернативный (Alternate Buffer) тактовый буфер ACLK, расположенный в правом нижнем углу кристалла, также позволяет через ДЛ подвести один сигнал ко всем логическим блокам (к выводам В, С и К). Время распространения сигнала по ДЛ к любому КЛБ равно ~ 0.
Длинные линии могут подключаться к выходам КЛБ по отдельности, создавая быстродействующие локальные тактовые цепи, проходящие вдоль одного столбца или строки КЛБ. К горизонтальной ДЛ можно подключить выход Х логического блока, к вертикальной – выход Y.
Кварцевый генератор. Для создания кварцевого генератора (Crystal Oscillator), используемого в проектируемом устройстве, на кристалле ПЛИС серии ХС2000 фирмы Xilinx имеется внутренний быстродействующий инвертирующий усилитель, который связан с двумя выводами МС, расположенными в нижнем правом углу кристалла и имеющими имена XTAL1 и XTAL2 (см. рисунок 7.5 и таблицу 7.1). Рекомендуемые параметры компонентов, приведённых на рисунке 6.5, составляют R1 = 0,5-1 МОм; R2 = 0-1 kOм; C1, C2 = = 10-40 пф; BQ1 = 1-20 MГц.
Таблица 7.1 – Номера выводов для кварцевого генератора ПЛИС серии ХС2000
Тип корпуса | 48 DIP | 68 PLCC | 68 PGA | 84 PLCC | 84 PGA |
XTAL1 | 33 | 46 | J10 | 56 | K11 |
XTAL2 | 30 | 43 | L10 | 53 | L11 |
Тактовый сигнал от кварцевого генератора снимается с альтернативного тактового буфера ACLK.
Схема генератора становится активной в начале загрузки конфигурации, что позволяет стабилизировать генератор к моменту её завершения. Реальное внутреннее подключение генератора задерживается до завершения загрузки конфигурации.
Рисунок 7.5 — Кварцевый генератор | Если кварцевой генератор не используется, то БВВ XTAL1 и XTAL2 могут быть использованы, как и любые другие конфигурируемые БВВ. Выше были рассмотрены основные архитектурные особенности и принципы построения ПЛИС семейства ХС2000. Здесь не приводится информация о назначении контактов для различных корпусов, потребляемой мощности и т.д. Это связано с тем, что данная информация легко доступна на CD Xilinx, так и в Internet. |
Лекция "2. Однополупериодный выпрямитель" также может быть Вам полезна.
Вопросы для проверки усвоения материала
1. Назначение межсоединений общего назначения, прямых линий и длинных линий ПЛИС серии ХС2000 фирмы Xilinx.
2. Назначение глобального тактового буфера и альтернативного тактового буфера ПЛИС серии ХС2000 фирмы Xilinx.
3. Назначение и схема кварцевого генератора ПЛИС серии ХС2000 фирмы Xilinx.
Литература
1. Мальцев П.П., Гарбузов Н.И., Шарапов А.П., Кнышев Д.А. Программируемые логические ИМС на КМОП-структурах и их применение.1998. –М.: Энергоатомиздат, -159 с. (15-19 с.)