Диссертация (Методы ускоренных испытаний сверхбольших интегральных микросхем на надежность), страница 12

В качестве ускоряющих факторов для проведения УИ выбрана повышеннаятемпература Туск=+125ºС.Коэффициент ускорения Ку рассчитывается по формуле, представленной в4.26.Кт = ехрЕа11(),k Т ТУ  273 Т УСК  273где Тту – температура кристалла микросхемы по ТУ;(4.26)94Туск – температура кристалла микросхемы при УИ.Поскольку Тту и Туск лежат в разных диапазонах температур (для которых втаблице 1 [2], указаны разные значения энергии активации), то общий коэффициент ускорения , рассчитанный для каждого диапазона в пределах Т ту и Туск поформуле, представленной в 4.28 и 4.29 соответственно.Расчет общего коэффициента ускорения представлен в формуле 4.27.Кт = Кт1·Кт2 = 24,64,(4.27)гдеК т1 = ехр 0,45 5 (8,6  10К т2 = ехр 0,65 5 (8,6  1011) = 1,2565  273 70  7311) = 19,7170  273 125  273(4.28)(4.29)С учетом полученного коэффициента, длительность ускоренных испытанийвместо 150000 часов при температуре среды Т=+65ºС составит:Туск = 150000 =6018 часов при температуре окружающей среды Т=+125ºС.24,64Возможно проведение ускоренных испытаний и при температурах выше125ºС учетом того, что бы температура кристалла не превышала 150ºС.Из приведенных примеров ускоренной оценки наработки до отказа видно,что для микросхемы, в которой напряжение питания 30В коэффициент ускоренияпо напряжению питания составляет единицы.Для СБИС с проектными нормами 0,6-0,13 мкм и менее напряжение питаниядолжно уменьшаться до 1В.При таких напряжениях ускорение за счет напряжения питания, а следовательно и тока можно не учитывать.95Таким образом, в качестве ускоряющего фактора при ускоренных испытаниях СБИС целесообразно определить температуру, т.е.

наиболее приемлема модельАррениуса [88, 89, 90, 91, 92], представленная в формуле 4.30.AT = exp [– (11Еа) ( - )],kТt Ts(4.30)В соответствии с [2], в случаях, если при одновременном воздействии нескольких ускоряющих отказов отсутствуют существенные отличия в электрических режимах работы элементов СБИС и локальные перегревы кристалла или невыявлены механизмы отказов, существенно ускоряемые током, и (или) напряжением, расчет общего коэффициента ускорения проводят по модели коэффициентаускорения от температуры. При этом влияние форсированного электрическогорежима учитывают при определении температуры кристалла в форсированномрежиме. Формулы для определения температуры кристалла в форсированном режиме представлены в 4.31 и 4.32.Тк.ф = Токр.ф+Rпер.окрРрас.ф ,(4.31)илиТк.ф = Ткорп.ф+Rпер.корпРрас.ф,где Rк.окр – типовое сопротивление кристалл-среда;Rк.корп – типовое сопротивление кристалл-корпус;Ррас.ф – мощность рассеивания в форсированном режиме.(4.32)96ВЫВОДЫПредложен метод ускоренных испытаний на безотказность и наработку доотказа СБИС для проектных норм 0,6-0,13 мкм и менее.Метод включает:– определение коэффициента ускорения отказов сверхбольших интегральныхсхем;– определение границ области допустимого форсирования;– определение констант ускорения n и α в моделях коэффициента ускоренияот тока и напряжения;– определение энергии активации на основе параллельных испытаний выборок в различных режимах;– прогнозирование показателей надежности на основе ускоренных испытаний тестовых структур;– прогнозирование интенсивности отказов сверхбольших интегральных схемпо результатам электротермотренировки.Разработанный метод может быть использован в проекте стандарта «Методыускоренных испытаний на безотказность и долговечность».Данный метод позволит сократить время и затраты на испытания на 30 %.Метод ускоренных испытаний можно использовать: взамен нормальных испытаний на безотказность; для сокращения длительности испытаний на наработку до отказа; при сравнительной оценке надежности при совместных испытаниях сизделием-аналогом;97− для прогнозирования надежности на этапе разработки интегральных схем сцелью оценки эффективности конструктивно-технологических решений, направленных на обеспечение надежности.98ЗАКЛЮЧЕНИЕ1.

Поставленная в работе задача разработки метода ускоренных испытанийна безотказность и наработку до отказа сверхбольших интегральных схем дляпроектных норм 0,6-0,13 мкм и менее решалась на основе теоретических и экспериментальных исследований, включающих:– анализ материалов испытаний на безотказность, наработку до отказа иэлектротермотренировку СБИС с топологическими нормами 0,6 – 0,13 мкм и менее;– определение возможных видов и причины отказов СБИС;– проведение анализа возможных методов ускоренных испытаний;– проведение экспериментальных исследований физических процессов, вызывающих отказы микросхем с субмикронными размерами элементов, для СБИС;– определение значения энергии активации.Теоретическиеифизическиеисследованиябазируютсянаэкспе-риментальных исследованиях причинно-следственных связей дефектов и отказовмикросхем с конструктивно-технологическими характеристиками, технологическими операциями, качеством материалов (статистических обобщений проведения анализа отказов микросхем).2.

На основе исследований получены следующие результаты.Для разработки метода был проведен анализ существующих методов ускоренных испытаний на безотказность и наработку до отказа, разработанных применительно к микросхемам с проектными нормами 2,3 мкм и более, разработанапрограмма испытаний, методология испытаний СБИС; проведено обобщение,анализ результатов испытаний на безотказность и наработку до отказа СБИС. Наоснове проведенного анализа определены методические подходы к определениюэнергии активации, коэффициента ускорения, констант моделей ускорения, границы допустимого форсирования при проведении ускоренных испытаний на99наработку до отказа СБИС; разработан типовой состав видов и причин отказовСБИС.3.

В результате экспериментальных исследований установлено, что:– определяющим фактором ускоренных испытаний на наработку до отказаявляется повышенная температура;– значение энергии активации целесообразно определять путем проведенияпараллельных испытаний выборок в различных режимах;– среднее значение энергии активации на 0,1–0,15 эВ больше, чем значениеэнергии активации для микросхем с проектными нормами 2,3 мкм и более.Разработан метод ускоренных испытаний на наработку до отказа СБИС дляпроектных норм 0,6-0,13 мкм и менее.Основой данного метода является методика проведения ускоренных испытаний при повышенной температуре.4.

Полученная энергия активации для микросхем с проектными нормами 0,6–0,13 мкм и менее позволяет сократить время проведения ускоренных испытанийна безотказность и наработку до отказа.5. Результаты работы реализованы.Разработанные предложения по обеспечению качества, в том числе и методускоренных испытаний на наработку до отказа предложены для внесения изменений в стандарт «Микросхемы интегральные. Методы ускоренных испытаний набезотказность и наработку до отказа».6. Внедрение разработанных предложений по обеспечению качества, в томчисле метода ускоренных испытаний на наработку до отказа позволит сократитьвремя и затраты на испытания порядка 30 %.100СПИСОК ЛИТЕРАТУРЫ1. ОСТ В 11 0998-99 Микросхемы интегральные. Общие технические условия,Изд-во Минобороны, 1999.

– 135 с.2. РД 11 0755-90 Микросхемы интегральные. Методы ускоренных испытаний набезотказность и долговечность / В.В. Голубев, Л.М. Нойверт — Л: РНИИ «Электронстандарт», 1990. – 94 с.3. Дорошевич К.К., Дорошевич П.В., Поздеев А.П. Методология проведенияускоренных испытаний перспективных больших интегральных схем и сверхбольших интегральных схем на надежность.

МО РФ "Военная электроника иэлектротехника", вып. 63, ч. 2, 2011. – с. 39 – 43.4. Дорошевич К.К., Поздеев А.П., Дорошевич П.В., Попова Н.В. Результаты испытаний сверхбольших интегральных микросхем с топологическими нормами0,6-0,13 мкм на наработку до отказа и электротермотренировку. МО РФ "Военнаяэлектроника и электротехника", вып. 64, ч.

1, 2012. – с. 132 - 138.5. Шиндовский Э., Шюрц О. Статистические методы управления качетвом. Контрольные карты и планы контроля. Пер. с нем. Ивановой В.М., РешетниковойО.И. – М.: Мир, 1976. – 597 с.6. Дорошевич В.К., Перязев А.Н. Экономические аспекты критериев точности инастроенности технологических процессов. Материалы Международной научнопрактической конференции «Фундаментальные проблемы радиоэлектронногоприборостроения», М.: Часть 3, 2004. – 253 с.7. Разработка предложений по реализации требований нового поколения НД намикросхемы в НД на разработку и производство интегральных микросхем с субмикронными размерами элементов, выпускаемых на автоматизированном производстве: отчет по НИР («Шифр «Кластер-М-22») /заместитель научного руководителя – Мытищи: ФГУП «22 ЦНИИИ Минобороны России», 2004. – 184 с.1018.

Туркельтауб Р.М. Методы исследования точности и надежности схем аппаратуры. –М.: Энергия, 1966. – 160 c.9. Теоретические и экспериментальные исследования наработки до отказа интегральных микросхем с субмикронными размерами элементов: отчет о НИР/ Соломенин Е.А. – Мытищи Филиал ФГКУ «46 ЦНИИ МО РФ», 2012. – 27 с.10. JESD74 Процедура расчета интенсивности ранних отказов электронных компонентов, Публикация JEDEC, апрель 1999.

– 18 с.11. Стандарт EIA/JEDEC Мониторинг надежности на основе механизма отказаJED659-A, Публикация JEDEC, сентябрь 1999. – 11 с.12. JESD85 Методы расчета интенсивности отказов в единицах FIT. ПубликацияJEDEC, июль 2001 – 8 с.13. ОСТ 11 0999-99 Микросхемы интегральные. Обеспечение качества в процессеразработки.Требованияксистемекачестваразработки,Изд-воМинобороны. 1999. – 67 с.14. Разработка нового поколения стандартов Минобороны России на интегральные микросхемы и их опробование на предприятиях промышленности: отчетныематериалы по НИР («Осень-1») /ответственный исполнитель – Мытищи: ФГУП«22 ЦНИИИ Минобороны России», 1995 – 243 с.15. Браудо С.И. Сохранение надежности радиолокационной аппаратуры.Настройка, контроль параметров, предупреждение и диагностика отказов: Изд-воСоветское радио, 1965.

– 470 c.16. Кузнецов В.А. Основные вопросы надежности радиоэлектронной аппаратуры:Изд-во Энергия, 1965. – 256 с.17. Луцкий В.А. Расчет надежности и эффективности радиоэлектронной аппаратуры. Киев, «Наукова думка», 1966. – 208 с.10218. Дорошевич В.К. Обеспечение и ускоренная оценка качества микросхем по результатам физико-технической экспертизы: дис. д-ра тех.