L_16 (Конспекты лекций), страница 2

За счёт этого обеспечивается одинаковая нагрузочная способность ключа: и когда VT 1 открыт, и когда он закрыт. В лекции №4 уже упоминалось о том, что приповерхностная подвижность дырок (μ p ) в 2 …3 раза меньше подвижности электронов (μ n ) и обычное соотношение μ n ≈ 3 μ p . Для согласования транзисторов длины каналоввыбирают одинаковыми, а ширину канала VT 2 берут в 2 …3 раза больше ши-рины канала VT 1 , то есть ширину выбирают так, чтобы выполнялось равенствоZZpnµ=µn.pВыводы по статическому режиму КМОП-инвертора.КМОП- инвертор имеет большой запас помехоустойчивости, так какразница между уровнями напряжений на выходе велика (от напряжения,близкого к нулю до напряжения питания);• У КМОП-инвертора высокая нагрузочная способность: входное сопротивление очень велико, входные цепи практически не потребляют токов.Ограничением по нагрузочной способности ключа являются входные ёмкости ключей, на которые нагружен КМОП-инвертор;• КМОП-инвертор менее чувствителен к воздействию помех, чем МОПключи: в стационарном состоянии у ключа всегда имеет место конечное сопротивление между источником питания и землёй, следовательно, у грамотно спроектированного КМОП-инвертора очень невысокое выходное сопротивление (выходной импеданс);• в статическом режиме схема КМОП-инвертора практически не потребляет мощности, так как при любом уровне входного сигнала один изтранзисторов всегда заперт (между шинами питания и заземления нет прямойсвязи).Рассмотрим работу КМОП-ключа в динамическом режиме.Переходные процессы В МОП-ключах обусловлены в основном перезарядом емкостей, входящих в состав комплексной нагрузки.

Для удобстваанализа переходных процессов все ёмкости заменим одной С н (рис.16.5). Типичное значение этой ёмкости у транзисторов с длиной канала менее 1 мкмсоставляет не более 1 пФ.Вернёмся к рис.16.5. Заряд ёмкости С н происходит через транзисторVT 2 , когда он открыт (рис.16.7, в это время VT 1 закрыт), а разряд ─ через от-крытый VT 1 ( в это время VT 2 закрыт, рис.16.8). Длительность переходныхпроцессов у обоих транзисторов примерно одинакова, но это при условии,если транзисторы согласованы по параметрам ─ крутизне и пороговым напряжениям.Процесс заряда конденсатора можно представить простейшей экспоненциальной функцией.В КМОП-инверторе заряд и разряд конденсатора С н происходит примерно в одинаковых условиях, так как схема симметрична по отношению кзапирающим и отпирающим импульсам.Длительность фронта t ф напряжения (рис.16.6) определяется на уровне0,9 Е с .

Это время заряда конденсатора через VT 2 (рис.16.7). Разряд конденсатора через транзистор VT 1 определяет фронт среза t с (рис.16.6) ─ это времяразряда конденсатора через VT 1 (рис.16.8).ЕсЕсVT2VT2Е−зКVT1VT1+_ СнЕзКЕ+зIс2 зарUвыхЕзРис.16.7Iс1 разСн+_UвыхРис.16.8Время формирования среза (t с ) и фронта (t ф ) импульса напряжения навыходе (рис.16.6.в)3E C нE Cнc;t ф = 1,5 c=I (0) b ( E − U ) 2c22 c023E C нE Cнc.t = 1,5 c=cI (0) b ( E − U ) 2c11 c01Конечно же есть небольшая разница в этих временных интервалах, ноона настолько незначительна, что можем считать t ф ≈ t с .Определим время перехода схемы ключа из состояния логической единицы в состояние логического нуля (из t10 в t01).

Допустим, что на входе ключадействует высокий уровень напряжения, конденсатор заряжен. ТранзисторVT 1 открывается, конденсатор начинает разряжаться. Начальный ток стокаIс2(0) = 0,5b( Е с − U 0) 2(16.6)На выходе формируется низкий уровень напряжения (ЛГ0). Время перехода схемы из состояния из t10 в t01 ─ это интервал времени, в течение которого напряжение на выходе уменьшается до уровня 0,5Е с .

Для упрощенияанализа переходного процесса будем считать ток стока постоянным, следовательно, выходное напряжение будет меняться по линейному закону и тогдадля интервала переключения справедливо выражение0,5 Е с∆U.I = Cн= Cнctt1010(16.7)Пороговое напряжение обычно составляет 0,2 Е сРешив уравнения (16.6) и (16.7), получаем время перехода схемы из t10 вt01t 10 ≈1,6 C н.b Ec(16.8)Если транзисторы в схеме ключа согласованы, то время перехода схемыиз t в t10 определяется с помощью той же формулы (16.8).Способы уменьшения времени переключения сводятся в основном к одному ─ уменьшение ёмкости С н : увеличение напряжения питания приводит кувеличению мощности, потребляемой ключом.01Определим динамические потери в КМОП-инверторе в процессе переключения.Основные потери обусловлены процессами заряда и разряда ёмкости нагрузки.

Когда ёмкость разряжается через открытый канал транзистора VT 1 ,энергия ёмкости рассеивается в виде тепла на сопротивлении этого канала.Энергия ёмкости в этом случае равна 0,5 C н E c2 . Заряд же ёмкости идёт черезоткрытый канал транзистора VT 2 , и при этом выделяется энергия0,5 C н E c2 . Следовательно, общая энергия, рассеиваемая на ключе за времядействия одного импульса будет равна C н E c2 . Обозначим тактовую частотуповторения прямоугольных импульсов на входе через f, и определим динамические потери P дин.

= fC н E c2 . Для уменьшения динамических потерь необходимо уменьшать напряжение питания и ёмкость конденсатора C н . Уменьшение напряжения питания приводит к снижению быстродействия схемыключа, поэтому боле результативным будет метод уменьшения C н .Недостатком КМОП-инвертора является то, что ток, отдаваемый в нагрузку МОП-транзисторами мал, а это ограничивает скорость заряда ёмкостии снижает быстродействие ключа в целом.3.2. БиКМОП-логикаУ биполярных транзисторов способность отдавать ток в нагрузку гораздо выше, чем у МОП-транзисторов: они имеют большую передаточную проводимость. Это преимущество биполярного транзистора и легло в основуразработки БиКМОП-логических элементов.

На рис.16.9 показана схема простейшего БиКМОП-инвертора.+ЕпVT2VT3ЕзUвыхСнVT1VT4Рис.16.9.Рассмотрим принцип действия инвертора.Предположим, что на входе сигнал равен нулю. Транзистор VT 1 будетзакрыт, транзистор VT 2 ─ открыт. Так как VT 1 закрыт, ток базы VT 4 будет равен нулю, и он будет также закрыт. Ток базы транзистора VT 3 равен токустока транзистора VT 2 . Транзистор VT 3 открыт и его эмиттерный ток будетявляться током заряда ёмкости нагрузки С н (рис.16.10а).+ЕпVT2+ЕпIзар.сVT2VT3ЕзUвыхIзар.сСнVT1VT4Рис.16.10. аVT3ЕзUвыхVT1Iраз.сVT4СнРис.16.10. бСледовательно, ток заряда ёмкости С н в инверторе будет в β+1 разбольше, чем в КМОП-инверторе, следовательно быстродействие БиКМОПинвертора будет гораздо выше, чем у КМОП-инвертора.Предположим, что на входе сигнал на входе равен 1.

Транзистор VT 2 будет закрыт, транзистор VT 1 ─ открыт. Конденсатор быстро разряжается черезнебольшое сопротивление VT 1 (рис.16.10б)..К недостаткам БиКМОП-инвертора следует отнести то, что уровеньлогической единицы меньше напряжения питания за счёт падения напряжения на открытом эмиттерном переходе транзистора VT 3 . Уровень логического нуля у БиКМОП-инвертора тоже несколько выше, поэтому помехоустойчивость его ниже, чем у КМОП-инвертора. Кроме того, биполярные транзисторы инерционны за счёт объёмного заряда, накопленного в базе и требующего времени для рассасывания. В современных интегральных БиКМОПинверторах этот недостаток устраняют введением в схему цепей, ускоряю-щих процесс рассасывания объёмного заряда, например, шунтированиемэмиттерных переходов биполярных транзисторов n-канальными МОПтранзисторами..4.

Элементы ТТЛ, ЭСЛ.Примером цифровых логических схем можно назвать схемы ТТЛ (транзисторно-транзисторная логика) и ЭСЛ (эмиттерно-связанная логика) (длянаглядности на лекции будет показана крупным планом схема ТТЛ и ЭСЛ, ипроделан расчёт мощности, потребляемой схемой ТТЛ в режиме разныхуровней напряжения со стороны входа).4.1 ТТЛ ─ транзисторно-транзисторная логика.ТТЛ-схема основательно потеснена современными новыми технологиями в области создания КМОП- и БИКМОП-логики, но схема ТТЛ и сегоднянаходит применение.+ЕпRбIб1RкVT1 (МЭТ)Iк1=Iб2Uвх1Uвх2RбIк2Iб1Rк1VT1 (МЭТ)VT2Uвх1СнIэ2Рис.16.11+ЕпUвыхUвх2Iк2 Iб3Iк1=Iб2VT2RэIэ2=Iб4Iэ2Rк2Iк3VT3VDVT4 СнIэ4UвыхРис.16.12.Предшественником схемы ТТЛ была диодно-транзисторная логика(ДТЛ), но затраты на её изготовление были немалыми, да и степень интеграции была низкой. Чтобы изготовить, например, диодную матрицу, выполняющую операцию «И», необходимо было изготовить необходимое количество «карманов» под диоды, изоляционные слои во избежание замыканиямежду ними.

Тем более, затраты на изготовление диода, транзистора и резистора оказались одинаковыми. Таким образом, диодная матрица была заменена многоэмиттерным транзистором (МЭТ) и появилась схема ТТЛ. Транзисторы МЭТ используются только в интегральном исполнении.На рис.16.11 показана схема ТТЛ с простым инвертором, выполняющаялогическую операцию «2И-НЕ», а на рис.16.12 схема ТТЛ со сложным инвертором, выполняющая точно такую же функцию. Рассматриваем работуобеих схем одновременно.Количество эмиттеров определяет количество входов.

Операцию «И» всхемах ТТЛ реализуют многоэмиттерные транзисторы VT 1 , а операцию инверсии «НЕ» выходные ключи (VT 2 на рис.16.11 и VT 4 на рис.16.12).Примечание. Направления токов для разных состояний со стороны входана обеих схемах показаны разными цветами:Красные стрелки соответствуют состояниям со стороны входа схем,когда U вх1 = ЛГ0, а U вх2 = ЛГ1.Синие стрелки ─ когда U вх1 = U вх2 = ЛГ1.Допустим на входах обеих схем действуют напряжения высокого уровня (U вх1 = U вх2 = ЛГ1).

Эмиттерные переходы МЭТ при таких условиях находятся в обратносмещённом состоянии, а коллекторные ─ в прямосмещённом.Транзисторы МЭТ поставлены в инверсный режим. На рис.16.13 и рис.16.14показаны схемы замещения для цепей, в которых протекают токи при указанных состояниях со стороны входа, а распределение токов в схемах(рис.16.11 и рис.16.12) и в схемах замещения) показано синими стрелками.Ток базы МЭТ равен:Для схемы рис.16.10 (и схемы замещения на рис.16.12).*E − 2 U VDE − 1,4п.I == пб1RRбб(16.9)Для схемы рис.16.11 (и схемы замещения на рис.16.13).*E − 3U VDE − 2,1п.I == пб1RRбб(16.10)В формулах (16.9) и (16.10) напряжения U* VD ─ это напряжения прямосмещённых p-n-переходов.В схеме на рис. 16.11 коллекторный ток МЭТ, усиленный в (β i +1) раза,втекает в базу транзистора VT 2 .

Для ограничения базовых токов транзисторовVT 2 используют специальную «горизонтальную» технологию, которая позволяет снизить инверсный коэффициент усиления β i до значения, меньшего0,01, и, кроме того, β i можно уменьшить шунтированием коллекторного перехода диодами Шоттки. При этом ток базы транзисторов VT2 становитсянебольшим. Транзисторы VT 2 открывается. Потенциалы базы становятсяравными U*. На этом процесс формирования логического нуля на выходе всхеме на рис.16.11 заканчивается; транзистор VT 2 в этой схеме работает врежиме насыщения и на выходе U кэ2 = U ост = ЛГО.+Еп = 5 В+Еп = 5 ВRбURб = 3,6ВURб=2,9 ВIб1RбКПVT1КПVT1Iкп10,7 ВЭПVT2Iэп20,7 ВЭПVT2Iкп10,7 В0,7 ВIэп2ЭПVT4Iэп4Рис.16.13.(для схемы 16.11, когда U вх1 = U вх2 = ЛГ1)0,7 ВРис.16.14(для схемы 16.12 когда U вх1 = U вх2 = ЛГ1)В более сложной ТТЛ (со сложным инвертором) на рис.16.12 введенасхема «Дарлингтона» ─ составной транзистор из VT 2 и VT 4 .

Эти транзисторыоткрываются и закрываются одновременно. Чтобы ограничить ток базытранзистора VT 4 , в цепь его базы включен резистор R 3 : часть тока эмиттераVT 2 ответвляется через R 3 ; вообще принципиальной необходимости в этомрезисторе нет. Током эмиттера VT 2 открывается транзистор VT 4 , который пе-реходит в режим насыщения и на его выходе устанавливается низкий уровень напряжения ─ ЛГО.Транзистор VT 3 в это время остаётся закрытым при открытом до насыщения VT 4 : режим отсечки этого транзистора обеспечивается диодом VD.Для убедительности подтвердим это схемой на рис 16.15, из которой сознательно исключим диод VD.Транзистор VT 2 в схеме ТТЛ со сложным инвертором работает на границе с активным режимом.