Глинченко А.С. Принципы организации и программирования сигнальных процессоров ADSP-21xx (2000), страница 10

Каковы основные виды интерфейсов сигнальных процессоров и их назначение?2. Что включает в себя общая конфигурация системы на основе ADSP-21xx?3. Как осуществляется тактовая синхронизация сигнального процессора?4. В чем заключается действие сигнала RESET?5. Каково назначение выводов флагов?6. Как осуществляется управление режимом понижения мощности?7. На какие области разбивается адресное пространство процессора ADSP-2181?8. Какие сигналы указывают на обращение к внешней области памяти?9. Для чего необходимы циклы ожидания при обращении к внешней памяти?10. Какова организация оверлейной памяти и для чего она используется?11.

Как задается конфигурация памяти программ?12. Каковы возможные конфигурации памяти программ?13. Как задаются и каковы возможные конфигурации памяти данных?14. Каким образом используется область памяти ввода/вывода?5415. Какие интерфейсные средства управляют областью памяти ввода/вывода?16. Какие интерфейсные средства управляют памятью с байтовой организацией?17. Для каких целей может использоваться память с байтовой организацией?18.

Какие функции реализует порт BDMA?19. Каково назначение регистров порта BDMA?20. Как осуществляется начальная загрузка процессора через порт BDMA?21. Каково функциональное назначение параллельного порта IDMA и его выводов?22. С помощью каких сигналов поддерживается асинхронная передача данных черезпорт IDMA?23. Постройте временные диаграммы записи и чтения данных через порт IDMA.24. Как осуществляется начальная (повторная) загрузка процессора через порт IDMA?25. Для чего используется режим захвата шин сигнального процессора?26.

Как осуществляется запрос/предоставление шины?10. ПРОГРАММНАЯ МОДЕЛЬ СИГНАЛЬНОГО ПРОЦЕССОРАС точки зрения программиста сигнальный процессор представляетсовокупность программно-доступных регистров, определяющих егопрограммную регистровую модель. Такие модели используют припрограммировании процессоров.Программная модель процессоровсемейства ADSP-21xx, соответствующая их базовой архитектуре, приведенана рис. 11. Она состоит из программных регистровых моделей его базовыхкомпонент: вычислительных устройств, генераторов адреса данных,программного автомата, генерирующего адреса инструкций, таймера,последовательных портов, устройства обмена между шинами, интерфейсапамяти. Программные модели базовых компонент процессора рассмотренывыше при их описании. Они включают регистры, содержащие данные,адреса, коды управления, режима и статуса, а для программного автомататакже его программно доступные стеки.Особо важное значение для программирования имеют регистрыуправления, режима и статуса, разряды или биты которых определяютконфигурацию аппаратных средств процессора.

Поэтому такие регистрыназываюттакжеконфигурационными.Сигнальныепроцессорырассматриваемогосемействаотличаеточеньвысокийуровеньпрограммируемости архитектуры его аппаратных средств. Так, с помощьюрегистров программного автомата осуществляется настройка операционныхрежимов вычислительных устройств и системы прерываний процессора.Настройка многорежимных последовательных портов процессора такжевыполняется с помощью их конфигурационных регистров.Внутренние регистры процессора разделяются на две группы.Программный доступ к регистрам первой группы производитсянепосредственно с помощью ассемблерных инструкций, использующихмнемонические обозначения этих регистров, например:МХ0=1234; IМАSК=0хF;Регистры второй группы размещаются по адресам памяти данных идоступ к ним осуществляется как к ячейкам памяти.

Запись констант в такие55регистры выполняется через регистры первой группы. Например, следующийкод очистит регистр DWITE интерфейса памяти, который находится поадресу памяти данных 0хЗFFЕ и определяет число циклов задержки приобращении к памяти:АХ0=0;DМ (0хЗFFЕ)=АХ0;На программной модели программного автомата показаны также четыререгистровых стека, с помощью которых осуществляется вложение циклов,подпрограмм и прерываний. Для доступа к ним используются специальныекоманды PUSH <stack> и/или POP<stack>, где <stack> − имя стека.Интерфейс памятиГенератор адресов данныхDAG1только DM свозможностьюперестановкибитовI0I1I2I3L0L1L2L3M0M1M2M314 14DAG2PM и DM свозможностьюкосвенныхпереходовI4I5I6I714L4L5L6L70x3FFF Системный рег.0x3FFERX00x3FFD0x3FFC0x3FFBTPERIODTCOUNTTSCALEAX0СтатусныерегистрыAX10x3FF7HSR70x3FF6HSR6Регистр данных0x3FF5HDR50x3FF40x3FF30x3FF20x3FF1HDR4HDR3HDR2HDR10x3FF0HDR0AR16TX 31-160x3FF7TX 15-0ControlSCLKDIVRFSDIVАвтобуферSPORT1SIRX1SESR1MY0 MY1TX1Управление SPORT085SR00x3FF20x3FF10x3FF0ControlSCLKDIVRFSDIV0x3FEFАвтобуферУстройсво обмена междушинами16MR2 MR1 MR00x3FF8SHIFTERMAC8RX 15-0AFSBMX0 MX10x3FF9Управление SPORT0AY0 AY1HMASKRX 31-160x3FF60x3FF50x3FF40x3FF3Интерфейс HOST порта0x3FF80x3FFAALU14TX0Разрешение многоканальнойпередачиDWAITТаймерM4M5M6M714 14SPORT0MFPX8Счетчик командLOOP STACK4x1818PCSTACK16x1414OWRCNTRCNTRCOUNTSTACK4x14IFC5SSTAT8ICNTL5IMASK MSTAT ASTATSTATUS STACK14Рис.

11. Регистры процессоров семейства ADSP-21xx56Все регистры вычислительных устройств имеют своих “дублеров” в видевторого (теневого) набора регистров.КОНТРОЛЬНЫЕ ВОПРОСЫ1. Что такое программная модель процессора, что она в себя включает?2. С помощью каких регистров осуществляется настройка конфигурации аппаратныхсредств процессора?3. Как разделяются регистры процессора по способу обращения к ним?4. Что означает наличие стеков в программной модели?5. Объясните назначение регистров вычислительных устройств.6.

Объясните назначение регистров программного автомата.7. Объясните назначение регистров генераторов адресов данных.8. Объясните назначение регистров последовательных портов.9. Объясните назначение регистров системного интерфейса и интерфейса памяти.10. Объясните назначение регистров порта ПДП BDMA.11.

Объясните назначение регистров порта ПДП IDMA..12. Объясните назначение регистров таймера и устройства обмена данными.11. СИСТЕМА КОМАНД СИГНАЛЬНОГО ПРОЦЕССОРА11.1. ОСОБЕННОСТИ И ТИПЫ КОМАНД СИГНАЛЬНОГО ПРОЦЕССОРАСистема команд (инструкций) является ядром языка ассемблерасигнальных процессоров семейства ADSP-21xx.

Ее высокоуровневыйсинтаксис является эффективным и хорошо читаемым. В отличие от другихпроцессоров, ассемблер ADSP-21хх использует удобную алгебраическуюнотацию для записи арифметических операций и пересылок данных. Приэтом каждый оператор ассемблерной программы транслируется в одну24-битную инструкцию, исполняемую за один цикл. В наборе команд нетинструкций, выполняемых дольше одного цикла, кроме случаеводновременного доступа к внешней памяти более одного раза за инструкцию,автобуферизации SPORT и специально создаваемых циклов ожидания приобращении к медленной внешней памяти.Система команд поддерживает прямой и косвенный (линейный илициклический) режимы адресации для доступа к памяти.

Прямая адресациявозможна только для памяти данных и использует непосредственноевыражение в качестве адреса памяти: DM(<addr>). Косвенная адресацияпамяти данных и памяти программ использует индексные (I) регистрыгенераторов адресов данных DAG и регистры модификации M: DM(I3, M3),PM(I4, M7). Она обеспечивает эффективную адресацию массивов данных исоответствующих им буферов.Набор инструкций процессоров семейства ADSP-21xx разделен наследующие группы:Вычислительные (инструкции ALU, MAC и SHIFTER).Пересылки данных.Управления программой.57Многофункциональные.Другие инструкции.11.2 СИНТАКСИС ОБОБЩЕННОГО ОПИСАНИЯ СИСТЕМЫ КОМАНДПри обобщенном описании инструкций процессора используютсяследующие синтаксические обозначения.[ ] − необязательная часть инструкции;| − разделитель в списке операторов, операндов или модификаторовинструкции, из которых должен быть выбран один;сond − одно из следующих условий выполнения инструкции: EQ, NE,GT, GE, LT, LE, NEG, POS, AV, NOT AV, AC, NOT AC, NOT MV, NOT СЕ;term − одно из следующих условий завершения цикла: EQ, NE, GT, GE.LT.

LE, NEG, POS, AV, NOT AV. AC. NOT AC. MV, NOT MV, CE,FOREVER.<data> =<const> | %<symbol> | ^<symbol> − обозначает непосредственноезначение данных; это также может быть символ имени переменной/буфера,отмеченный операторами % или ^, означающими его длину или начальныйадрес;<addr> − обозначает непосредственное значение адреса, которыйкодируется в команде; в качестве <addr> может быть либо константа, либометка программы;конструкция [,…] − означает сколь угодное повторение предыдущегопараметра;<ALU>,<МАС,<SHIFT> −операции ALU, MAC, SHIFT, соответственно;<dregs> − один из регистров вычислительных устройств AX0, AX1, AY0,AY1, AR, МХО, МХ1, MY0, MY1, MRO, MR1, MR2, SI, SE, SR0, SR1;<regs> − один из программно доступных регистров процессора AX0,AX1, AY0, AY1, AR, MX0, MX1, MY0, MYI, MR0, MR1, MR2, SI,;.

SE, SR0,SR1,I0-I7, M0-M7. L0-L7, SB, PX, ASTAT, MSTAT, SSTAT (только длячтения), IMASK, ICNTL, CNTR, OWRCNTR (только для записи), IFC (толькодля записи), RXO, RX1, TXO, TX1;<ехр> − константа от –127 до 127.xop, yop – регистры X,Y-операндов в инструкциях ALU, MAC, SHIFTER;Инструкции ALU:xop − один из регистров AX0, AX1, AR, MR2, MRI, MRO, SRI, SR0;yop − один из регистров AY0, AY1, AF.Инструкции MAC:xop − один из регистров MX0, MX1, AR, MR2, MR1, MR0, SR1, SR0;yop − один из регистров MY0,MY1,MF.Инструкции SHIFTER:xop − один из регистров AR, MR2, MR1, MR0, SI, SR1, SR0.58При описании регистров состояния используются следующиеобозначения:* − звездочка означает, что данный бит изменяется после выполненияинструкции;− черточка означает, что данный бит не затрагивается инструкцией;0 или 1 − означает, что этот бит всегда очищается или устанавливаетсяинструкцией.Логическое описание условий (cond), используемых с оператором IFСинтаксисУсловие выполненияИстинно, если:EQРавно нулюAZ=1NEНе равно нулюAZ=0LTМеньше нуляAN.XOR.AV=1GEБольше или равно нулюAN.XOR.AV=0LEМеньше или равно нулю(AN.XOR.AV).OR.AZ=1GTБольше нуля(AN.XOR.AV).OR.AZ=0ACПеренос в АЛУAC=1NOT ACНет переноса в АЛУAC=0AVПереполнение АЛУAV=1NOT AVНет переполнения АЛУAV=0MVПереполнение MACMV=1NOT MVНет переполнения MACMV=0NEGОперанд X последней команды ABS AS=1был отрицателенPOSОперанд X последней команды ABS AS=0был положителенNOT CEСчетчик не пустFLAG_INЗначение на выводе FI.

(Доступно Последнее значение натолько с командами JUMP и CALL). выводе FI=1NOTFLAG_INЗначение на выводе FI. (Доступно Последнее значение натолько с командами JUMP и CALL) выводе FI=0Условия завершения цикла DO UNTIL (term)Условия завершения цикла DO UNTIL включают в себя все условиявыполнения оператора IF за исключением трех последних условий: NOT CE,FLAG_IN, NOT FLAG_IN, а также содержат два дополнительных условия:59CE (счетчик пуст) и FOREVER (вечный цикл при отсутствущей частиинструкции UNTIL).Ниже дается краткий обзор различных групп инструкций, а затемприводится полная таблица их обобщенного описания.11.3. МНОГОФУНКЦИОНАЛЬНЫЕ ИНСТРУКЦИИМногофункциональные инструкции в наибольшей мере отражаютвозможности, обеспечиваемые архитектурой процессоров данного семейства.Система команд реализует пять типов многофункциональных инструкций.Отдельные части многофункциональной инструкции разделяются запятой,заканчивается многофункциональная инструкция, как и любая другая, точкойс запятой.Операции ALU/MAC с одновременным чтением памяти данных ипамяти инструкцийВычислительной частью инструкции такого типа является любаябезусловная инструкция ALU или любая инструкция MAC, кроменасыщения.