150554 (Перетворювач СКЗ змінної напруги), страница 2
Описание файла
Документ из архива "Перетворювач СКЗ змінної напруги", который расположен в категории "". Всё это находится в предмете "физика" из , которые можно найти в файловом архиве . Не смотря на прямую связь этого архива с , его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "физика" в общих файлах.
Онлайн просмотр документа "150554"
Текст 2 страницы из документа "150554"
В залежності від вибраної швидкодії (час вимірювання встановлюється 0.1; 1 і 10 с) в приладі передбачено забезпечення чутливості , яка відповідає 4.5 ; 6.5 і 7.5 десятковим розрядам в межах 100 мВ ; 1 В ; 10 В ; 100 В , при цьому вимірювання здійснюється або в два такти , або в три такти , або в три такти з усередненням.
Вхідні наруги через перемикач П поступають на АЦП. В першому такті визначається два старших значущих розрядів. Інформація з виходу АЦП через МП поступає на вхід ЦАП1 . На виході ЦАП1 формується різницевий сигнал , який через перемикач П поступає на вхід АЦП. В другому також відбувається перетворення отриманої різниці в код і визначення двох наступних значущих розрядів . Цей код поступає на ЦАП2. На виході ЦАП2 формується різниця між вихідними напругами ЦАП1 і ЦАП2. Отримана різниця в третьому такті через перемикач П перетворює АЦП в код , який поступає в МП . Мікропроцесор використовується як для управління АЦП і ЦАП, так і для отримання результативного коду. Для підвищення точності в приладі передбачено усереднення від 10 до 100 вимірювань.
Спрощена структурна схема програми вимірювання показана на рис.1.2.2 . Обчислення Nx – Nдр відповідає проведенню корекції адитивної похибки. Ця операція проводиться в будь-якому режимі вимірювання. При роботі приладу в три такти вимірювання (n1=1) або при роботі з усередненням (n2 = 10...100) , коли необхідно забезпечити відповідно 6.5 і 7.5 десяткових розрядів , передбачена корекція мультиплікативної похибки – операція (ХК).
ні так
ні так
2. Опис структурної схеми проектованого пристрою.
Структурна схема – це ряд елементів , кожний з яких можна представити як окремий пристрій , що виконує свої визначені функції.
Розроблений пристрій повинен містити наступні структурні блоки :
1 Вхідний блок. Призначений для перетворення вхідної напруги до нормалізованого , яке можна подавати на вхід схеми АЦП. Крім цього даний блок узгоджує вхідний і вихідний опір схеми.
-
Блок АЦП. З допомогою якого відбувається перетворення значень напруги що поступає з вхідного блоку в код. N - розрядний вихідний код АЦП через буферні схеми подається на системну шину даних (ШД)
-
Блок арифметичних операцій. На даному етапі відбувається обчислення діючого значення напруги. Обчислення СКЗ здійснюється послідовністю арифметичних операцій , що реалізуються формулою :
Uскз = (1/M)I=1m*U12 (2.1)
Даний блок реалізується в МП програмно
-
ROM (Read Only Memory) – постійна пам’ять , призначена для зберігання коду програм та деяких даних про систему (системних констант). ROM через шинні формувачі під’єднюється до системної шини даних ШД.
-
RAM (Random Access Memory) – необхідна для зберігання оперативних даних , результатів вимірів та ходу програми RAM підєднюється до ШД.
На рис. 2.1 зображена структурна схема пристрою перетворення СКЗ напруги спроектованого на базі МП комплекту.
МП – мікропроцесор;
СУ – сигнали управління;
СІ - системний інтерфейс;
ШУ – шина управління;
ШД – шина даних ;
ША – шина адреса.
3 Алгоритм роботи проектованого пристрою.
1 На вхід пристрою поступає гармонійний сигнал
U(t) = Umsin(t +),
Де Um – амплітудне значення вхідної напруги ;
- кругова частота = 2 ;
- деяка початкова фаза сигналу .
-
Оскільки амплітуда вхідного сигналу лежить в межах 0.001-0.1 В її необхідно підсилити до рівня допустимого вхідного сигналу АЦП. Для цього використовується масштабуючий підсилювач напруги. Використання високочастотних елементів дає підставу знехтувати впливом похибки тракту перетворення напруги в напругу на сумарну похибку приладу.
Послідовне включення операційного підсилювача з 100% зворотнім зв’язком збільшує вхідний опір приладу до десятків МОм , що практично виключає спотворення вхідного сигналу самим пристроєм вимірювання.
-
На АЦП за час з відбувається перетворення аналогового сигналу в N – розрядний код , який через буферні регістри зчитується по ШД мікропроцесором. Час дискретизації 0 залежить від виду використовуваного АЦП. Кількість розрядів АЦП N – вибирається з умови забезпечення необхідної точності квантування .
-
Обчислення СКЗ напруги буде проводитись на підставі М вибірок (значень) величини U(t) виміряних протягом одного періоду напруги U(t)
М - кількість вибірок за період Т ;
H – крок інтегрування
За період Т в МП з АЦП поступає М вибірок , які записуються послідовно з RAM.
-
При поступленні М-ої (останньої за період) вибірки МП відключає АЦП від системної ШД і починає обробку прийнятих даних з метою обчислення СКЗ напруги. При цьому МП буде виконувати наступну послідовність дій :
-
підсилення значення всіх вибірок до квадрату ;
-
сумування квадратів вибірок ;
-
ділення суми на кількість вибірок М;
-
добування кореня квадратного з діленого.
-
Обчислений результат (діюче значення напруги) зберігається в спеціальній області оперативної памяті.
-
Для здійснення наступного виміру алгоритм починається з пункту 1.
Для обчислення інтеграла можуть використовуватись різні чисельні методи :
а) Метод прямокутників.
б) Метод трапецій :
с) Метод Сімпсона:
4 Розробка апаратної частини.
На даному етапі проектування особливу увагу слід приділити вибору таких основних компонентів пристрою як : АЦП, МП комплект , постійна память , оперативна память.
При виборі АЦП основним критерієм буде забезпечення необхідної точності перетворення аналогової величини в код.
Мінімальну кількість розрядів АЦП обчислюють за наступною формулою :
N = I*log2(100/кб)
Де кб – середньоквадратична похибка квантування .
В наступному випадку маємо :
N = ]log2(100/0.05)[= 11 ;
Крім необхідної кількості розрядів АЦП повинен мати статичну і динамічну похибки перетворення .
Цим вимогам задовольняє високоточний дванадцятирозрядний АЦП послідовного наближення К 1108 ПВ2
Коротка характеристика мікросхеми К 1108 ПВ2 :
-
нелінійність і = 2МР (молодших розрядів) ;
-
диференційна нелінійність ді = 1 (МР)
-
час дискретизації 2,6 мкс ;
-
напруга внутрішнього джерела опорної напруги 2,6 В;
-
струми споживання Ісс1 =60 мА ; Ісс2=150 мА.
Центральний МП буде виконувати наступні функції :
-
Управління роботою пристрою;
-
Обробка даних, знятих з АЦП, з метою обчислення СКЗ напруги;
-
Запам’ятовування 2500 попередніх вимірів .
Враховуючи низьку частоту вхідного аналогового сигналу особливих вимог до швидкодії МП не ставиться. Пристрій в цілому повинен характеризуватися по таким параметрам :
а) простотою реалізації ;
б) простотою програмування;
в) дешевизною виконання;
г) малогабаритністю конструкції;
д) можливістю перепрограмування на виконання іншої задачі.
Взявши до уваги вище перелічені вимоги , а також з інших поглядів доцільним бачиться використання МП комплекту КР 580. Центральний процесор на базі МП КР580ИК80А , має 8-розрядну шину даних , 16 – розрядну шину адрес та 5- розрядну шину управління.
Спряження 12-розрядного АЦП та 8 розрядної системної ШД здійснюється за допомогою двох 8-розрядних регістрів памяті КР580ИР82. Таким чином 12- розрядний код АЦП розбивається на 2 слова по 8 біт.
Орієнтований розрахунок об”єму необхідної пам”яті.
В системі необхідно має бути постійна (ROM) та оперативна (RAM) пам”яті.
В ROM зберігається код програми , тому і об”єм постійної памяті і буде визначатись довжиною основної програми та всіх інших підпрограм.
Команди мови Асемблер мають довжину 1-3 байти. Знаючи сумарну кількість команд основної програми MAIN та памяті підпрограм (див розділ 6)
Можна обчислити об”єм необхідної ROM.
ROM=MAIN_LONG*3+SQRT_LONG*3+SUM_LONG*3+POWER_LONG*3+DIVISION_LONG*3+MAKE_SURE_LONG*3
При чому :
MAIN_LONG – кількість команд в основній програмі;
SQRT_LONG – кількість в програмі SQRT;
SUM_LONG – кількість в підпрограмі SUM;
POWER_LONG – кількість в підпрограмі POWER;
DIVISION_LONG – кількість в підпрограмі DIVISION;
MAKE_SURE_LONG – кількість в підпрограмі MAKE_SURE.
Підставивши чисельні значення дістанемо :
ROM=39*3+300*3+20*3+70*3+70*3+30*3=1587 байт
При виборі ВІС памяті ROM необхідно також врахувати те, щоб вона мала 8-розрядну шину даних (для спряження з МП комплектом , КР 580)
Враховуючи вище вказані вимоги до об”єму та способу спряження ROM доцільним є використання постійної памяті на базі ВІС К573РФ8
Коротка характеристика ВІС К573РФ8
- ємність 2048 (2 кБ);
- час вибірки адреси 350 мс;