49236 (Техническая диагностика средств вычислительной техники), страница 4

4. В чем смысл сигнала HLDA?

5. Как реагирует микропроцессор на сигнал INTR?

6. В чем особенность сигнала NMI?

1.4.3.4) Режимы работы микропроцессора i386

CPU i386 допускает работу в четырех режимах:

- RM – реальном,

- РМ – защищенном,

- VM-86 – виртуальном и

- РРМ – страничном.

1. RM – режим реальной адресации, соответствует работе системы i8086 и используется только в MS DOS. Область адресов, шириной в 1 Мбайт, не защищена, реализовано до 20 адресных линий (из 32-х, возможных для микропроцессора i386), режим однопользовательский. Для работы с 32-разрядными операндами и реализации дополнительных режимов адресации используется префикс переадресации, двухбайтовый адрес не превышает границы сегмента в 64 Кбайт (0000 - FFFF), иначе фиксируется особая ситуация с прерыванием типа 13h. Для доступа к 1 Мбайт адресного пространства используются линии адреса [A19-А02] и /BE0 – /BE3. Страничный механизм доступа к памяти отключен, исполнительный адрес всегда соответствует физическому, все сегменты могут находиться в состоянии записи, считывания или выполнения.

2. РМ – защищенный режим, или режим виртуальной адресации. При включении РС всегда устанавливается режим RM, а для перевода его в РМ используются системные команды LMSW и SMSW. При установке бита PF=1 в MSW, CPU переходит в РМ. В режиме РМ реализуется доступ к 4 Гбайт ОЗУ в 32-битовом пространстве исполнительных адресов, а доступ к 64 Тбайт ОЗУ реализуется в логическом (виртуальном) адресном пространстве. Виртуальная адресация – это способ организации доступа к информации, большая часть которой располагается не в физическом ОЗУ, а во внешней (дисковой) памяти, откуда она, по мере необходимости, перекачивается в ОЗУ (swapping), но программа видит иллюзию размеров ОЗУ в 64 Тбайт. Предусмотрена защита памяти по многоуровневому принципу защиты ОС и прикладных программ и реализуется мультипрограммность. Для обратного перевода из режима РМ в RM, команды LMSW и SMSW не используются, а система должна быть перезагружена либо аппаратно ("холодный" рестарт), либо аппаратно-программно – через порты 64h и 60h контроллера 8048 (KBD), командой OUT и далее, через сигнал RS и узел Shut Down, – к входу RESET CPU, как при "теплом" рестарте, осуществляемом нажатием комбинации клавиш Ctrl+Alt+Del.

Для программного перехода из режима PM в RM может быть также использована ассемблерная команда MOV CR0 (LCR0).

3. VM-86 – это режим виртуальной адресации i86. Режим устанавливает исполнительную среду i8086 внутри многозадачной среды PM CPU i386. При этом поддерживается выполнение всех программ для предыдущих поколений микропроцессоров ix86. Сначала, в рамках VM86, формируется 20-разрядный линейный адрес по системе RM, но включается механизм страничной адресации и система двухуровневой защиты памяти. Адрес, шириной в 1 Мбайт, может быть разбит на 256 страниц по 4 Кбайт каждая и размещен в физическом адресном пространстве до 4 Гбайт. В этом объеме адресов ОЗУ можно, в окнах (frame) по 1 Мбайт, расположить множество копий MS DOS, или других ОС и пользовательских программ, представляющих отдельные виртуальные машины, работающие в многозадачном режиме.

Вход и выход в режим VM86 возможен следующими способами:

- загрузкой регистра флагов EFLAGS [17];

- переключением с задачи на задачу с использованием сегмента состояния задачи (TSS);

- в процедуре прерывания (команда IRET);

- ассемблерной командой POPF.

4. РРМ – режим страничной адресации. Это режим управления памятью, позволяющий разделить большие объемы информации на компактные блоки по 4 Кбайт.

Для реализации режима РРМ в CPU i386 дополнительно включается страничный механизм, транслирующий линейный адрес – в физический.

Переход из RM в РРМ – программный, командами LMSW, SMSW, MOV CR0, MOV CR3. Обратный переход осуществляется либо перезагрузкой, либо программно, с помощью бита 31 в регистре CR0.

Контрольные вопросы.

1. Что представляет собой и для чего предназначен режим RM CPU i386?

2. Что такое виртуальная адресация в режиме РМ CPU i386?

3. Для чего предназначен режим VM86 CPU i386?

4. Какой режим устанавливается при включении CPU i386?

5. Как можно перейти из режимов РМ, РРМ в режим RM?

1.4.4 Математический сопроцессор

Равнозначны следующие аббревиатуры обозначения математического сопроцессора:

NDP (Numeral Data Processor),

MCP (Math Co-Processor),

FPU (Floating Point Unit),

APU (Accelerate Processor Unit).

Для однозначности – примем обозначение FPU.

FPU выполняет следующие функции:

- операции с плавающей точкой;

- вычисление тригонометрических функций;

- логарифмирование;

- работу с двоично-десятичными числами.

Эти операции выполняются FPU по собственной микропрограмме, значительно (до 150 раз) быстрее, чем CPU, хотя CPU может их выполнять и сам, при наличии программ-эмуляторов режима совместимой с FPU работы, но медленнее. Так что FPU необязателен, и целесообразен только при больших объемах вычислений с плавающей точкой и т.п. Впрочем, успехи технологии СБИС позволяют интегрировать FPU прямо в кристалл CPU, так что современные CPU, начиная с i486 и Pentium, имеют встроенный в CPU математический сопроцессор.

FPU поддерживает вещественные, целые и двоично-десятичные числа, представленные в формате с плавающей точкой:

(-1)^S[1.f₁ – f_(23,52,63)]*2^{[E – (127,1023,16383)]}

где

S = 0 – знак мантиссы "+",

S = 1 – знак мантиссы "–",

f – мантисса,

Е – экспонента,

(23, 52, 63) – размеры поля дробной части мантиссы действительных данных в коротком, длинном и временном формате операндов с FP, соответственно,

(127, 1023, 16383) – величины смещения, вычитаемые из характеристики (характеристика включает в себя знак порядка) для представления истинного порядка.

Имеются два поколения FPU:

- 8087, 80287 - имеют неполное соответствие существующему стандарту IEEE-75-4-1985;

- 80387, 80387DX ,80387SX ,80287A ,80287XL, 80C187, 80487SX – стандартизованы и их скоростные характеристики выше.

FPU i387 может работать с CPU синхронно или асинхронно, поэтому FPU подбирается для совместной работы с CPU на частотах, равных, или выше рабочей частоты CPU.

FPU i287 тоже может использоваться в РС 386, но имеет асинхронный интерфейс с CPU.

FPU i387, для выравнивания скорости интерфейса FPU и скорости работы локальной шины данных CPU, имеет буфер данных (DB), стек типа FIFO и, в отличие от i287, работает без тактов ожидания. Обобщенная структурная схема FPU приведена на рисунке 1.5. Фирма WEITEK Corp. производит сопроцессоры WTL3167, WTL4167 (для CPU 386 и 486 соответственно) – самые скоростные модели, однако несовместимые с FPU классической архитектуры, как по системе команд, так и по способу их загрузки. Для их работы требуются специальные программные средства поддержки, фирм Metaware или Microway.

Фирма Cyrix производит менее скоростные, но самые точные FPU 83D87 (для i386DX), 83S87 (для i386SX), 82S87 (для i286). Это FPU классической архитектуры, но их производительность на 25% выше, чем i387, так как все критичные по времени процессы реализованы жесткой логикой (аппаратные умножитель и АЛУ мантиссы, 90-разрядные регистры и т. д.). Энергопотребление их втрое ниже, чем i387.

При объединении CPU i386 c FPU i387, в адресное пространство CPU добавляются адреса портов ввода-вывода регистров данных FPU i387: 800000F8–800000FFh (адреса портов FPU F8–FFh).

1.4.4.1) Структурная схема математического сопроцессора

Обобщенная структурная схема FPU приведена на рисунке 1.5.

┌─ ─ ─ ─ ─ ─ ─ ─ ┬ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ┐
32 Exp Bus 64 Fraction Bus
│ ┌────────────┐ │ ┌──────────┐ ││ ││ ┌────────┐ │
│ CWR │ │ EM │││ │││ PS │
│ ├────────────┤ │ └──────────┘ ││ ││ └────────┘ │
│ SWR │ ││ ││ ┌────────┐
│ └─────┬──────┘ │ ┌──────────┐ ││ │││ AM │ │
│ │ MCU │ ││││ └────────┘
D[31┌─────┴──────┐────>│ │ ││ ││ ┌────────┐ │
/00]│ │ │ └──────────┘ ││In-│││ TR │
───>│ DB │ ┌──────────┐ t32 ││ter││ └────────┘ │
│ │ │────>│ OQ │││fa-││
└─────┬──────┘ │ │ ││ce ││ │
│ │ │ └──────────┘ ││ ││
sta- │┌────────────────┐ ││ ││ │
tus ┌─────┴──────┐ │ │ TW (2 bit)81,80│ ││ ││
───>│ ABT │ └────────────────┘ ││ ││ │
add-├────────────┤ │ 79 St0-St7 \/ \/ 00
ress│ EP │ ┌──────────────────────────────────────┐ │
───>│ 2x32 │ │ │ RS 7 │
│ └────────────┘ ├──────────────────────────────────────┤ │
│ │ 6 │
│ ├──────────────────────────────────────┤ │
│ │ Register Stack 80 bits 5 │
│ ├──────────────────────────────────────┤ │
│ ..............................
│ ├──────────────────────────────────────┤ │
│ │ 0│
│ └──────────────────────────────────────┘ │
CU │ NEU
└─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ─ ┘

Рисунок 1.5. Структурная схема FPU.

Обозначения на схеме:

CU – (Control Unit) устройство управления,

NEU – (Numeral Execution Unit) устройство цифровых процедур,

СWR – (Control Word Register) регистр управляющего слова,

SWR – (Status Word Register) регистр слова состояния FPU,

DB – (Data Buffer) буфер данных,

АВТ – (Addresing & Bus Tracking) адресация и слежение за состоянием системной шины.

EP – (Execution Pointer) указатель процедуры шины,

ЕМ – (Exponent Module) модуль управления порядками чисел с FP,

MCU – (Microcode Control Unit) устройство микроуправления,

OQ – (Operands Queue) очередь операндов,

TW – (Tag Word) словарь тегов и dirty bit в RS,

RS – (Register Stack) стековые регистры,

PS – (Programmable Shutter) программируемый сдвигатель,

AM – (Arithmetic Module) модуль арифметических процедур,

TR – (Temporary Registers) регистры временного хранения промежуточных данных.

1.4.4.2) Работа и связь FPU с CPU.

В системе локальной шины, обменом всегда управляет CPU: – формирует адреса выборки команд и операндов, при обмене данными между FPU и DRAM – считывает информацию из ОЗУ и регистров FPU. FPU i387 подключен к CPU параллельно в 32-разрядном формате шины, а i287 - в 16-разрядном.

Взаимодействие FPU с системой осуществляется посредством команд. Все команды, транслируемые в CPU, параллельно поступают и в FPU, но команды FPU имеют особый код ESC (11011).

При встрече в программе команды ESC, выполняются следующие процедуры:

1) CPU записывает в свои регистры: код операции FPU, адреса команды, операнда и направление передачи;

2) в режиме РМ, CPU обеспечивает защиту информации и анализирует линию /BUSY от FPU;

3) если /BUSY=L, CPU переходит в ожидание, так как результат выполнения команды ESC может быть востребован очередной командой;

4) CPU подготавливает линии локальной шины для обмена с FPU;

5) FPU начинает выполнение очередной команды;

6) если FPU требуются данные, он выставляет на линию PE сигнал REQ=H, и тогда, –

7) CPU, имея все сведения для обмена на своих регистрах, активизирует линии /ADS, W/R#, Addres, М/IO#.

Обмен данными с FPU занимает не менее двух циклов CPU (по два внутрипроцессорных такта Ts и Tc, по два такта синхронизации CLK каждый, т. е. всего 8 тактов CLK2).

В первом цикле, CPU либо считывает данные из ОЗУ, запоминая их в своих регистрах, либо данные из арифметических регистров FPU (также запоминая их), теперь – для записи в ОЗУ.

Во втором цикле обмена, CPU, через сигналы своего внешнего интерфейса, записывает данные из своего внутреннего регистра в ОЗУ, либо через порты FPU – в арифметические регистры FPU.

Подключение математического сопроцессора.

Для подключения FPU, системная плата имеет или 40-контактный FPU-chip-socket для i287, или мозаичную 68-контактную розетку для i387, или 114-контактную розетку комбинированного применения для FPU WEITEK.

Если контакты на панели розетки расположены в два ряда – это розетка для FPU фирм INTEL, Cyrix, IIT, ULSI, AMD. Если в три ряда – это для FPU фирмы WEITEK. Могут быть две розетки, или панель типа EMC (Expanded Math Coprocessor), универсальные – и для INTEL, и для WEITEK.

При установке FPU в розетку следует принимать меры предосторожности (CMOS очень чувствительна к статике):

- перед установкой следует временно закоротить специальной гребенкой все выводы чипа FPU;

- заземлить гребенку;