Разработка цифровых функциональных модулей медицинской аппаратуры (МУ к ДЗ) (Разработка цифровых функциональных модулей медицинской аппаратуры (МУ к ДЗ)ь), страница 2

Схема, реализующая (2.3), показана на рис. 2.5, в. Для нее Тв==2; Wв=11/12 корпуса. Удалось выиграть и во времени, и в оборудовании. Еще одно применение формулы де-Моргана дает

. (2.4)

Схема (2.4) представлена на рис. 2.5,г: Тг=3; Wг=9/12 корпуса. Схема оказалась очень экономичной, хотя и довольно медленной.

Если в (2.4) раскрыть скобки, то можно получить еще один вариант схемы (рис. 2.5, д)

Задержка этой схемы оказалась наименьшей из всех рассмотренных.

На рис. 2.5 показаны не все воз­можные схемы. Продолжая преобразования рис. 2.6. логического выражения, читатель самостоятельно сможет построить еще ряд схем и сравнить с уже полученными. Примечательно, что даже весьма простые логические выраже­ния типа (2.1) допускают далеко не одну схемную интер­претацию.

Еще примечательно то, что хотя за основу для построения схем была взята минимальная ДНФ, ее схемная реализация оказалась тем не менее самой неэкономичной из всех. Противоречия здесь нет. Минимальная ДНФ минимальна лишь в определенном узком смысле:' это выражение, обязательно принадлежащее классу ДНФ и имеющее минимальное суммарное число букв. Переводя на язык аппаратуры, можно сказать, что это соответствует минимуму суммы входов всех конъюнкторов, реализующих элементарные конъюнкции ДНФ в трехъ­ярусной схеме НЕ-И-ИЛИ типа показанной на рис. 2.5, а. Затраты ин­верторов и дизъюнкторов этот критерий минимальности игнорирует. Ба­зис россыпи серии К 155 намного богаче булевского базиса НЕ, И, ИЛИ, оставаться в жестких рамках ДНФ никто от схемотехника не требует, а выйдя за эти рамки, возможно, удастся найти и другие, более ком­пактные представления или декомпозиции функции. Поэтому практиче­ские оценки в единицах корпуса имеют не очень много общего с теоре­тическими оценками сложности, принятыми в булевой алгебре. Вид вы­ражения, наиболее экономичного в каком-то техническом базисе, может существенно отличаться от вида минимальной ДНФ, и полученную в результате минимизации ДНФ схемотехник часто склонен рассмат­ривать не как окончательный результат, а лишь как полуфабрикат, с ко­торым можно еще поработать. Отсюда не следует, что минимизация не нужна вообще: чем компактнее выражение, тем легче обрабатывать его дальше.

С ростом сложности логической формулы число возможных вари­антов быстро растет. При этом, к сожалению, в общем случае не су­ществует алгоритма кроме полного перебора вариантов, который бы по­зволял целенаправленно строить хорошие схемы. Подход к автоматизи­рованному построению схем, где перебор выполняется с помощью ЭВМ, изложен в [16], но написание программы для этого весьма трудоемко. А построение схемы человеком — это процесс поиска, процесс проб, оце­нок, сравнений, в общем — чисто изобретательская деятельность. Пре­образования алгебры логики вопреки встречающемуся убеждению не есть алгоритм, который целенаправленно, шаг за шагом ведет к постав­ленной цели, в данном случае—получить хорошую схему. Аппарат алгебры логики есть исчисление, грамматика, где на каждом шаге ука­зано лишь, что можно делать, но не указано — что же нужно де­лать. В грамматике каждый шаг—это развилка: можно вынести за скобки или одну, или другую группу аргументов, преобразовать, используя законы алгебры логики, или одну, или другую часть выражения. На этих развилках направление не указывается каким-либо правилом; куда идти — выби­рает сам разработчик. Поэтому на результирующей схеме лежит хоро­шо заметная печать субъективности.

Огромную роль в процессе поиска хорошей схемы играет опыт. За­поминаются удачные фрагменты схем, формулируется множество эвристик — рекомендаций, которые хоть и не гарантируют успеха всегда, но часто к нему приближают. Вот несколько примеров подобных эвристик, которые начинающий разработчик может использовать: применив законы алгебры логики, сократить число инверторов; использовать элементы И-ИЛИ-НЕ—они логически мощнее, чем И-НЕ, И, ИЛИ; подбирать такие элементы, чтобы по возможности использовались все их входы; если выражение плохо минимизируется, попытаться применить эле­менты М2; вместо прямой функции реализовать ее инверсию.

Не существует в общем случае и четких признаков окончания про­цесса поиска хорошей схемы. В этом смысле разобранный пример не следует воспринимать как требование всегда проводить столь же тща­тельную обработку любого выражения. Это просто иллюстрация харак­тера работы при логическом проектировании. На решение об окончании процесса поиска влияет опыт разработчика, замедление потока появле­ния схем лучших, чем те, что уже получены, соотношение жесткости сроков разработки схемы и требований к ее качеству и т. д.

Все сказанное об особенностях поиска схемы относится не только к синтезу схемы по заданному логическому выражению. То же самое можно сказать и о процессе построения более сложных блоков из мик­росхем средней и большой интеграции. Слабо алгоритмизированный, поисковый, изобретательский стиль работы характерен для всех этапов функционально-логического проектирования цифровой аппаратуры.

Построив несколько вариантов схем (а в более общем случае — рассмотрев несколько вариантов решения любой задачи), разработчик должен выбрать какое-то одно реше­ние, в некотором смысле наилучшее. Если фактор, по кото­рому выполняется выбор, только один, например, мини­мальные аппаратурные затраты, то задача нахождения наилучшего объекта тривиальна. В рассматриваемом слу­чае факторов, оценивающих качество схемы, два: задержка Т и аппаратурные затраты W, и задача выбора наилучшего объекта принципиально усложняется.

На рис. 2.6 пять схем, которые были показаны на рис. 2.5, изображены в виде точек на плоскости TW (W дано в двенадцатых долях корпуса). Такой чертеж делает про­цесс сравнения различных вариантов существенно нагляд­нее, Нетрудно видеть, что схемы а и б хуже, чем схема г, поскольку при той же задержке их аппаратурные затраты больше. Допустим, что преобразовав (2.1) еще несколькими способами, удалось получить схемы, помеченные на рис. 2.6 крестиками. Все эти схемы также оказываются плохи­ми, поскольку для каждой из них существует хотя бы одна схема, которая лучше нее или по Т, или по W, или по обоим показателям сразу. Этого нельзя сказать только о группе схем, образующей “лево-нижнюю” границу всего множест­ва схем, т. е. о схемах д, в, г. При переходе от д к в и от в к г на каждом шаге получается выигрыш в аппаратуре, но проигрыш в скорости. Эти объекты лучше любых других объектов, расположенных выше них и правее, но между собой по характеристикам Т и W они несравнимы. Та­кая группа объектов называется множеством объектов, оп­тимальных по Парето.

Для произвольной схемы число Парето-оптимальных объектов может быть любое. Среди этого множества можно выделить крайние объекты с наилучшими значениями ка­кой-либо одной характеристики, в нашем случае — самую быструю схему д и самую экономичную г. Именно эти схе­мы будут соответствовать техническому заданию с требова­нием экстремальных значений по какой-либо одной харак­теристике. Однако значения второй характеристики у этих схем будут соответственно наихудшими, чем иллюстрирует­ся неправомерность встречающейся иногда формулировки задания: построить схему с минимальной задержкой и ми­нимальными аппаратурными затратами.

Далеко не всегда задание требует поиска объекта с наи­лучшими значениями лишь по одной характеристике. Часто задание формулируется как некоторый компромисс между требованиями и к одной, и к другой характеристике, тогда разработчик в качестве окончательного решения выбирает одну из промежуточных точек множества Парето. Распро­страненной формулировкой задания для цифровых схем является следующая: задержка не более заданной и при этом минимум аппаратурных затрат. Наилучшим решением для такого задания также будет одна из точек множества Парето. Например, если требуемая задержка ограничена величиной 2,5т, то, как видно из рис. 2.6, наилучшей будет схема б. Схема г не удовлетворяет по значению задержки, а схема д неоправданно громоздка.

Введение в обиход разработчика понятия Парето-оптимального множества удобно потому, что при всех реально используемых форму­лировках задания наилучшим решением всегда оказывается одна из точек множества Парето. Число Парето-оптимальных объектов обычно существенно меньше числа всех вариантов объекта, поэтому работать с множеством Парето заметно проще. Можно выделить Парето-опти-язльное множество объектов и по трем характеристикам, добавив к Г и W еще, например, потребляемую мощность. Подробнее с использова­нием множества Парето и проблемами многокритериальной оптимиза­ции можно ознакомиться, например, по [16, 17].

Некоторая нечеткость ситуации заключается в том, что набор схем, в действительности принадлежащих множеству Парето, разработчику в процессе работы еще неизвестен, поэтому практически ему приходит­ся пользоваться приближением этого множества, сформированным из уже построенных схем. Это множество модифицируется по мере полу­чения все лучших схем. В каждый момент времени работа идет с теми лучшими вариантами, которые уже получены. Необходимость сравнения объектов одновременно по нескольким критериям возникает на всех эта­пах разработки цифрового устройства.

2. ПРАВИЛА ВЫПОЛНЕНИЯ ЭЛЕКТРИЧЕСКОЙ СХЕМЫ

Электрические схемы (их несколько видов) определены ГОСТ 2.701-84. Схема электрическая принципиальная включает в себя все применяемые в рассматриваемом устройстве электрические эле­менты и линии связи между ними. Правила ее выполнения описаны в ГОСТ 2.702-75. Электрические схемы для устройства цифровой элек­тронной техники, кроме того, представлены в ГОСТ 2.751-73. Ниже изложены основные требования ГОСТ при выполнении схемы электрической принципиальной.

Линии связи между элементами должны состоять, как правило, из горизонтальных и вертикальных отрезков с расстоянием между ними не менее 3 мм. Количество изломов и пересечений должно быть минимальным. Рекомендуемая толщина линий связи и графических обозначений составляет 0,3 - 0,4 мм.

Если линии связи затрудняют чтение схемы, их можно обор­вать, закончив стрелкой. При этом необходимо указать обозначение или наименование, присвоенное этой линии, или вывода элемента.

При изображении схем цифровой электронной техники по

ГОСТ 2.751-73 используются линии групповой связи. Они обозначают груп­пу линий связи, не соединенных между собой электрически. Эти ли­нии выполняют вдвое толще одиночных линий связи. Каждой линии, входящей в линию групповой связи, на обоих концах, а при разветвлении на всех концах, присваивают одинаковый номер.

Все линии схемы подразумеваются как входные и выходные. Для схемы в целом входные линии изображают с левой стороны листа или сверху; выходные - на правой стороне или внизу. Для элементов преимущественно входные - слева, выходные - справа.

Условные графические обозначения элементов цифровых электронных устройств и обозначения их выводов приведены в табл. I. Примеры изображения их по каталогу представлены на рис. I и рис. 2.

Все надписи на чертеже схемы, на линиях связи, около услов­ных графических обозначений и внутри них выполняют основным шрифтом по ГОСТ 2.304-81.

Схема электрическая принципиальная должна сопровождаться перечнем элементов по ГОСТ 2.702-75. При большом числе элементов перечень элементов представляет собой текстовый документ. Пере­чень элементов можно указывать в виде таблицы на самом чертеже схемы электрической принципиальной. Часто это делают как сопрово­дительную надпись к чертежу схемы внизу или справа. В перечне элементов указывают позиционное обозначение, номер по каталогу и наименование. Если этих элементов два и более, указывают коли­чество элементов.

3. ЭЛЕМЕНТНАЯ БАЗА

При проектировании устройств промышленной автоматики наиболее часто применяют микросхем ТТЛ, серии 155. Основные электрические параметры микросхем ТТЛ: высокий уровень сигнала - в интервале значений от 2,4 до 5,0 В, низкий - не более 0,4 В. Входной ток низкого уровня составляет +1,6 мА, высокого- - 0,04 мА. Выходной ток низкого уровня до -1,6 мА, высокого уровня не опре­делен. Коэффициент разветвления по выходу равен 10. Потребляемая мощность Рпотр микросхемами указана в табл. 2. Напряжение пи­тания составляет

5,0 В 10 %. Время задержки tзр прохождения фронта сигнала через один элемент соответствующих микросхем так­же указано в табл. 2.

Таблица 2

Потребляемая мощность и время задержки распространения сигнала ИС

Микросхемы серии 155: ЛА1, ЛА2. ЛАЗ, ЛА4, ЛИ1, ЛЛ1, ЛЕ1, ЛЕ4, ЛН2, ЛП5, ЛР1, ЛР4, ТМ2, TB1 выполняют в четырнадцативыводном корпусе 201.14. Выводы ИС нумерует относительно ключа - вы­емки в корпусе; на виде сверху - против часовой стрелки. Чертеж корпуса 201.14 приведен на рис. 3.