Министерство образования и науки

Российской федерации

_________________________________________________________________

Московский Государственный Технический Университет

имени Н. Э. Баумана

ИВАНЦОВ В. И.

РАЗРАБОТКА

ЦИФРОВЫХ ФУНКЦИОНАЛЬНЫХ МОДУЛЕЙ

МЕДИЦИНСКОЙ АППАРАТУРЫ

Учебно - методическое пособие по курсу:

"Электроника и микропроцессорная техника"

Москва

2004

ВВЕДЕНИЕ

Основу элементной базы современной цифровой электронной техники составляют интегральные микросхемы (ИМС) - типовые узлы, обладающие определенными функциональными свойствами. Такая эле­ментная база определяет подход к разработке электронных уст­ройств, как к анализу и синтезу отдельных функциональных узлов, образующих функциональные модули.

В ходе выполнения первого и второго домашних заданий на ИС малой и средней степени ин­теграции разрабатываются соответственно комбинационные и последовательностные устройства, являющиеся цифровыми функциональными модулями медицинской аппаратуры (МА).

Цель выполнения домашних заданий – приобретение практических навыков в проектировании устройств цифровой электронной техники, реализующих заданную логическую функцию, т.е. функциональных модулей.

В пособии представлены данные из справочников по цифровым микро­схемам, приведены правила выполнения работ по проектированию и основные требования к оформлению чертежей принципиальных электрических схем, содержащих условные графические обозначения элементов цифровой электроники.

ДОМАШНЕЕ ЗАДАНИЕ №1

Спроектировать для медицинского прибора цифровой функциональный модуль комбинационного типа. Задание выполнить в соответствии с прилагаемым образцом.

Исходные данные: На вход устройства поступают одноразрядные сигналы Х4, Х3, Х2, X1. На выходе устройства формируется сигнал Y, используемый для управления другими модулями медицинского прибора. Значение Y=1соответствует сочетаниям входных сигна­лов Х4 Х3 Х2 Х1, десятичные коды которых задаются студентом самостоятельно (по согласованию с преподавателем). Для остальных сочетаний Y=0. Могут быть заданы такие комбинации входных сигналов, для которых значение сигнала Y (0 либо 1) заказчику безразлично. Это обстоятельство используется при минимизации схем.

При выполнении задания необходимо:

1. Изобразить проектируемое устройство как функциональный модуль, указать входные и выходные сигналы. Составить таблицу истинности. По таблице составить диаграмму Карно-Вейча. Записать соответствующие таблице переключательные функции в минимальных формах: дизъюнктивной и конъюнктивной (МДНФ и МКНФ).

2. Разработать 4-5 вариантов принципиальных электрических схем заданного модуля с оценкой их качества, выбрать из них наилучший по критериям минимума аппаратных затрат, либо минимума временных задержек.

3. Выполнить чертёж схемы электрической принципиальной разработанного модуля.

4. Разработать печатную плату и выполнить ее чертеж.

ДОМАШНЕЕ ЗАДАНИЕ №2

Спроектировать для медицинского прибора цифровой функциональный модуль последовательностного типа.

Последовательностный модуль - счетчик с произвольным порядком счета. На его вход сначала подается сигнал начальной установки НУ, затем импульсы С , переводящие счетчик в последу­ющие состояния. Выходными сигналами устройства являются Q3 , Q2 и Ql . Их значения определяют положение (включенное и отключенное) трех органов производственного автомата на каждом такте выполнения технологической операции.

Последовательность сочетаний сигналов Q3Q2Q1 как де­сятичных кодов задана в таблице вариантов заданий. Первое соче­тание должно устанавливаться после сигнала начальной установки.

При выполнении задания необходимо:

1. Изобразить проектируемое устройство как функциональный блок, указать входные и выходные сигналы. Составить таблицу сос­тояний проектируемого устройства, в которой будут представлены входные и выходные сигналы. Обосновать количество необходимых для построения триггеров JK или D , как указано в таблице вариантов заданий.

2. Выполнить проектирование, для чего построить таблицу переходов счетчика и таблицу управляющих сигналов триггеров. Осуществить минимизацию для построения комбинационных схем уп­равления триггерами.

3. Записать уравнения функционирования счетчика.

4. Рассчитать по уравнениям и представить в таблице значе­ния входных и выходных сигналов триггеров после сигнала начальной установки и всех заданных импульсов перехода к последующим сос­тояниям. Построить соответствующие графики.

_{5. Изготовить комплект конструкторской документации на проектируемое устройство как на сборочную единицу: спецификация, сборочный чертеж, схема электрическая принципиальная, чертеж платы.}

Образец выполнения домашнего задания №1

1. Разработка структурной схемы проектируемого модуля

2. Оценка качества функциональной схемы

Для сравнения между собой различных вариантов схем, реализующих одну и ту же функцию, нужно уметь как-то оценивать их качество. При этом оценка должна, с одной стороны, возможно лучше отражать окончательные показа­тели качества модуля, который будет постро­ен на основе данной схемы, а с другой - выполняться толь­ко на базе той информации, которую несет функциональная схема, иначе выбор одной из конкурирующих схем на этапе логического проектирования будет невозможен.

Требования эти противоречивы, поскольку на качество модуля влияют также и параметры этапа конструкторского проектирования - характер размещения элементов, трас­сировки связей и т. п., которые еще неизвестны на этапе разработки функциональной схемы. Поэтому разумным ком­промиссом является постановка вопроса не о точном вычис­лении значения качества, а лишь о приближенной его оцен­ке, позволяющей если не выбрать гарантированно наилуч­шую функциональную схему, то хотя бы отсеять множество явно неперспективных и выделить небольшой список неразличимых по качеству на данном этапе с целью дальнейшего более внимательного их рассмотрения.

Наиболее распространена оценка качества схемы по двум пара­метрам - задержке Т и аппаратурным затратам W, по­скольку значения ряда других важных параметров цифрового блока - потребляемой мощности, частоты отказов, стоимости при заданной элементной базе и априорно невысокой точности оценок в первом приближении допустимо считать пропорциональными аппаратурным затратам. В даль­нейшем методика оценки качества схем иллюстрируется на примере именно этой пары параметров - Т и W. Если же проектирование блока специально ориентировано на дости­жение еще каких-то целей (уменьшение потребляемой мощ­ности, повышение надежности и т. п.), то вместо (или вместе с) Т и W в проце­дуру оценки качества схемы можно включить любые актуальные для разработчика параметры. Каких-либо прин­ципиальных изменений в излагаемом подходе это не вызо­вет.

Оценки качества схем осуществляется в предположении, что тип элементной базы (КМОП, ТТЛ, или другие серии микросхем) уже выбран, т.к. обыч­но этот вопрос решается на этапе эскизного проектирования. Поэтому схемотехник, разрабатывающий логические схемы на уровне функцио­нальных узлов, тип элементной базы считает заданным.

При работе на микросхемах задержка Т схемы достаточ­но объективно оценивается значением среднего времени за­держки распространения t_зд.р.ср входящих в нее элементов. В рамках одной серии обычно целесообразно полагать, что задержки всех логических элементов россыпи И-НЕ, И, И-ИЛИ-НЕ, М2 одинаковы и равны некоторой усреднен­ной для данной серии величине τ. Для серии К155, например, значе­ние τ можно принять равным 20 нс.

Аппаратурные затраты W функционального узла оцени­вают различными способами. Хорошие результаты дает оценка величины W площадью, занимаемой узлом на плате или кристалле. При использовании микросхем площадь пла­ты при прочих равных условиях приблизительно пропорцио­нальна числу корпусов. Размеры корпусов различны, поэто­му их приходится приводить к какому-то единому, принятому за единицу. В качестве масштаба можно использовать от­ношение площадей корпусов или чисел их выводов. Можно оценивать величину W схемы непосредственно суммарным числом выводов всех корпусов.

При оценке задержки схем, предназначенных для во­площения на кристалле матричной БИС, следует иметь в ви­ду, что для целого ряда технологий задержка средней меж­элементной связи на кристалле соизмерима с задержкой самого логического элемента. Поэтому действительное зна­чение задержки на кристалле становится известным лишь после размещения на нем элементов и трассировки связей. Это приводит к тому, что методика оценки задержки схемы суммированием задержек логических элементов дает при работе на кристалле заметно большую погрешность, чем та же методика при работе на отдельных микросхемах. Может оказаться, что оценка вариантов на уровне функциональных схем так и не выделит какой-либо одной наилучшей схемы, а лишь сузит поле поиска, выявив небольшое число канди­датов для дальнейшего, более детального рассмотрения. Правда, эти опасения относятся к крупным узлам, имеющим длинные связи, и к быстродействующим БИС. В небольших узлах объемом в 20—40 элементов и на матричных БИС не­высокого быстродействия задержки в связях заметно мень­ше задержек в элементах, и простые оценки работают удовлетворительно.

Аппаратурные затраты схем, предназначенных для раз­мещения на матричных БИС, часто можно оценивать чис­лом логических элементов или библиотечных ячеек, содер­жащих сразу несколько элементов наподобие корпусов мик­росхем. Структура и значения параметров некоторых типов базовых матричных кристаллов приведены в [15].

Некоторые приемы работы с реальными микросхемами и подход к оценке качества схем иллюстрирует следующее упражнение.

Пример. На логических микросхемах серии К155 (табл. 2.1) построить несколько вариантов схем, реализую­щих заданную минимальную ДНФ (2.1). Сравнить полу­ченные результаты.

. (2.1)

Схемная реализация этой формулы представлена на рис. 2.5, а. Поскольку на основании данных справочника задер­жки распространения элементов ЛРЗ и ЛН1 серии К155 одинаковы, задержка всей схемы равна 3. Аппаратурные затраты состоят из пяти инверторов ЛН1, каждый из кото­рых занимает 1/6 корпуса, и элемента И-ИЛИ-НЕ—ЛРЗ, занимающего целый корпус. Итого для схемы по рис. 2.5, а корпуса.

Неиспользованные элементы частично занятого корпуса (в данном случае шестой инвертор) не учитываются, по­скольку они могут быть использованы в других узлах. Под­счеты удобно производить в двенадцатых долях корпуса:

12—это число логических выводов корпуса наименьшего размера.

Оценка оборудования в двенадцатых долях корпуса численно близка к оценке оборудования по сумме вхо­дов и выходов всех элементов.

Поскольку у ЛРЗ часть входов осталась неиспользован­ной, можно попытаться реализовать У с помощью элементов И-НЕ, набор которых имеет более мелкую градацию но числу входов. Применив к (2.1) правило де-Моргана по­лучим

(2.2)

Реализация (2.2) представлена на рис. 2.5,6. Парамет­ры схемы: Т_б=3т; W_б=3-1/6+2.1/4+1 -1/3= 16/12 корпу­са. Схема оказалась заметно экономичнее.

Можно попытаться использовать формулы де-Моргана для уменьшения числа инверторов на входе. Тогда