Функциональные узлы ([МиС] Лабораторная №3), страница 2

в) подать на вход счетчика сигналы и снять
временные диаграммы сигналов дешифратора;

г) определить амплитуду помех, вызванных гонками, на вы-
ходах дешифратора;

д) снять временные диаграммы сигналов стробируемого дешифратора; в качестве стробирующего сигнала использовать сигнал

, задержанный линией задержки лабораторного макета

е) определить время задержки, необходимое для исключения
помех на выходах дешифратора, вызванных гонками.

2. Исследование дешифратора двоично-десятичного кода:

а) составить таблицу истинности дешифратора Д-кода, номер
которого в табл. 2 задается преподавателем;

б) провести синтез дешифратора Д-кода;

в) собрать линейный дешифратор Д-кода на элементах И -НН;
входные сигналы и задать с выходов и четырехразрядного счетчика на JK-триггерах (см. рис. 11);

г) подать на вход счетчика сигналы ;

д) снять временные диаграммы сигналов дешифратора;

е) используя временные диаграммы входных и выходных сигналов, проверить соответствие работы дешифратора его таблице истинности.

Примечание. Допускается собирать часть схемы; дешифратора
для трех или четырех выходов.

3. Исследование дешифраторов ИМС К155ИЛ4 (см. рис. 8);

а) снять временные диаграммы сигналов двухвходового дешифратора, подавая на его адресные входы сигналы и с вводов счетчика (си. Рис.11), а на стробирующие входы и импульсы задержанные линией задержки макета;

б) определить время задержки стробирующего сигнала, необходимое для исключения помех на выходах дешифратора;

в) собрать схему трехвходового дешифратора на основе дешифратора К155ИД4 (см. рис. 8), задавая входные сигналы ,

, с выходов , , счетчика (рис 11); снять

временные диаграммы сигналов дешифратора и составить по ней
таблицу истинности.

4. Исследовать работоспособность дешифраторов
(рис. 12):

а) собрать стробируемый дешифратор на четыре входа на основе двух ИМС 533ИД7;

б) снять временные диаграммы сигналов дешифратора, подавая на его адресные входы сигналы , , , с выходов счетчика (см.рис.11).
а на стробирующий вход – импульсы СИ-1 , задержанные линией задержки макета,

Составить отчет. *

Требования к отчету

Отчет должен содержать электрические функциональные схемы, таблицы истинности, временные диаграммы сигналов исследуемых дешифраторов, результаты измерений
параметров выходных сигналов дешифраторов.

Контрольные вопросы

1. Что называется дешифратором?

2. Какой дешифратор называется полным (неполным)?

3. Определите закон функционирования дешифратора аналитически и таблично.

4. Поясните основные способы построения дешифраторов.

5. Что называется гонками и как они устраняются?

6. Каковы способы наращивания дешифраторов по количеству
входов и выходов и как они реализуются схемотехнически?

7. Объясните схему включения дешифратора-демультиплексора.

8. Поясните методику синтеза неполных дешифраторов.

Работа N 2, ИССЛЕДОВАНИЕ РЕГИСТРОВ СДВИГА

Цель работы - изучение принципов построения регистров сдви­га, способов преобразования параллельного кода в последователь­ный и обратно, макетирование регистров сдвига и их эксперимен­тальное исследование.

В процессе самостоятельной подготовки к работе необходимо ознакомиться с теоретическими сведениями и подготовить по каждо­му пункту раздела «Задание и порядок выполнения работы» расчет­ные и теоретические материалы, электрические функциональные схе­мы исследуемых регистров и временные диаграммы сигналов регистра сдвига. Перед началом работы предъявить преподавателю рабочие материалы для проверки и обсуждения. После выполнения работы каждый студент обязан представить преподавателю аккуратно офор­мленный отчет.

Продолжительность работы - 4 часа.

Теоретические сведения

Регистром называется операционный узел ЦВМ, предназначенный для ввода, хранения, преобразования и вывода двоичного слова

или его части. Регистр состоит из запоминающих элементов (триг­геров) и логических элементов, обеспечивающих выполнение следующих операций: прием слова из другого регистра, сумматора, счетчи­ка и т.п., передача слова в другой регистр, сумматор, счетчик и т.п., преобразование прямого кода в обратный и наоборот, сдвиг, слова влево или вправо на требуемое число разрядов, преобразова­ние последовательного кода в параллельный и обратно, поразряд­ные логические операции (умножение, сложение, сложение по модулю

2).По способу ввода и вывода информации различают регистры па­раллельные (регистры памяти), последовательные (регистры сдвига) н параллельно-последовательные. В параллельных регистрах ввод и вывод слова выполняется параллельным способом, т.е. все разряды слова передаются одновременно, каждый разряд по своей цепи. В регистрах сдвига разряды слова передаются последовательно во вре­мени, один разряд за другим, как при вводе, так и при выводе ин- формации. В параллельно-последовательных регистрах, ввод слова-осуществляется параллельным способом, а вывод - последовательным или наоборот.

Рассмотрим схемы регистре различного назначения.

Параллельный регистр (рис. 13) обеспечивает прием, хранение и передачу слова. Схема построена на триггерах RS-типа.

и логических элементах И,И-ИЛИ. Входные логические элементы

обеспечивают прием слова в момент прихода управляющего сигнала записи («Зап.»), выходные - передачу слова из регистра в прямом или об­ратном коде в зависимости от управляющего сигнала. Регистр имеет N информационных входов выходов и четыре входа для управляющих сигналов .

С помощью управляющего сигнала установки нуля («Уст.О»), по­ступающего на R-входы триггеров, все триггеры устанавливают в нулевое состояние. Это состояние- сохраняемся до тех пор, пока на входах регистре не появятся сигналы и управляющий сигнал записи. При с при­ходом управляющего сигнала записи происходит переключение X_i=0 триггера i-го разряда в единичное состояние, при X_i=0 триггер остается в нулевом состоянии. Одновременное действие сигналов установки нуля и записи недопустимо, так как комбинация S=R=1 на входах RS-триггера является запрещенной. Считывание ин-

формации из регистра осуществляется в прямом или обратном коде по сигналу выдачи прямого (ВПК) или обратного (ВОК) кода. Оче­видно, что одновременное действие сигналов ВПК и ВОК запрещено. В каждом разряде рассматриваемого регистра прием и выдача инфор­мации осуществляются по одному каналу. Период работы такого регистра.

где - среднее время задержки распространения сигнала

в логическом элементе И;

время задержки распространения сигнала в тригге­ре, в качестве которого можно принять большее из времен задержек , триггера;

- время считывания информации из регистра.

Примечание. Если учитывать время перехода , элемен­та из одного состояния в другое, то период следует увеличить на большую из величин ,

В регистре, изображенном на рис. 14,для записи ис­пользуется парафазный код слова, т.е. одновременно прямой и обратный коды. Прием информации в регистр в этом случае осуществляется без предвари­ тельной установки его в нуле­вое состояние, т.е. за один

такт.

По сигналу записи триггер i-го разряда регистра устанав­ливается в состояние, соответствующее значению х_i , независимо от предшествующего состояния триггера. Выдача информации из ре­гистра происходит также в парафазном коде по двум каналам при по­ступлении сигнала считывания, или выдачи кода (ВК). Период рабо­ты регистра с приемом информации в парафазном коде

Выдача кода из регистра часто совмещается с записью кода на другой регистр. При этом схему передающего регист­ра можно упростить, исключив из нее схемы выдачи кода и соединив непосредственно вы­ходы триггеров передающего регистра с информационными входами принимающего регистра (рис. 15).

Операция сдвига заключается в перемещении содержимого всех разрядов регистра влево или вправо на определенное число разря­дов. Для сдвига кода используются регистры сдвига, которые в за­висимости от направления сдвига делится на регистры со сдвигом информации вправо (в сторону младших разрядов); регистры со сдви­гом информации влево (в сторону старших разрядов); реверсивные : регистры, обеспечивающие сдвиг информации вправо или влево в за­висимости от управляющего сигнала. . .

Регистры сдвига находят широкое применение в цифровой технике. Они могут использоваться в устройствах управления в качестве распределителей импульсов, для построения кольцевых счетчиков, для преобразования параллельного кода в последовательный и обрат­но.

Для построения регистров сдвига могут быть использованы триггеры разных типов: D,RS,JK,DV в регистре на потенциальных элементах сдвиг информации осуществляется обычно по двухтак­тной схеме. В этом случае каждый разряд регистра сдвига состоит из двух триггеров: основного и вспомогательного. На рис. 16 при­ведена схема регистра для сдвига информация вправо, выполненная на тактируемых RS-триггерах. Основные и вспомогательные триггеры (RG2) образуют два регистра: основной (RG1) и вспомогательный

; Сдвиг информации в схеме осуществляется за два такта, сна­чала по сигналу содержимое основного регистра переписываемого вспомогательный, а затем по сигналу информация из вспомогательного регистра возвращается в основной регистр со сдвигом на один разряд вправо. Направление сдвига и количество разрядов,
на которое проводится сдвиг, определяется коммутацией выходов одного и входов другого регистра. .