Триггеры ([МиС] Лабораторная №2), страница 2

Как видно из табл. 2, при R = 1 в S=0 триггер устанавливается в состояние "0" ( ), а при S=1 и R=0 —в состояние “I”( ) Если S=0 и R=0, то в триггере сохраняется предыдущее внутреннее состояние ( = )

При S=R=1 состояние триггера является неопределенным

(после снятия входных сигналов S и R ). Такая комбинация входных сигналов S=R=1 является недопустимой (запрещенной),

что в таблице отмечено знаком X. Для нормальной работа триггера необходимо выполнение запрещающего условия RS=0.

Асинхронный RS-триггер сохраняет одно из устойчивых состояний независимо от многократного изменения информационного сигнала на одном входе при нулевом значении информационного сигнала на другом входы. Это основное функциональное свойство - свойство "блокировки" - делает триггер запоминающей ячейкой.

Аналитически содержание табл. 2 (пли табл. 3) можно представить характеристическим уравнением (функцией переходов)

минимизируя с помощью карт Вейча функцию с учетом запре-

щенных комбинаций (рис. 2), получим функции

переходов в виде . или

(I)

Аналогично можно найти

(2)

Для построения триггера на элементах ИЛИ-НЕ преобразуем (I) и (2), используя закон отрицания и правило де Моргана. к виду

(3)

На рис. 3 приведена схема асинхронного RS -триггера на элементах ИЛИ-НЕ( а), согласно (3), и его условное обозначение (б),

Этот триггер изменяет свое - состояние при действии прямых значений входных сигналов в называется RS -триггером с прямыми входами.

Для построения триггера на элементах И-НЕ преобразуем (I) в (2), используя закон отрицания и правило де Моргана:

(4)

,

На рис. 4 приведена схема асинхронного RS-триггера на элементах И-НЕ(а), согласно (4), и его условное обозначение (б). Этот триггер изменяет свое состояние при действии инверсных (нулевых) значений входных сигналов в поэтому называетсяRS триггером с инверсными входами. Запрещенной является комбинация входных сигналов .

Если на условном изображении триггера (а также любого элемента) вход отмечен кружком, это означает, что действующее значение входного сигнала равно 0, Например, отсутствие кружка на входе S(см. рис. 3) указывает на то, что триггер устанавливается в состояние "I" при единичном значении сигнала S , т.е. при S=1 (действующее значение сигнала S равно I). Кружочка входа S (см. рис. 4) означает:, что триггер устанавливается в состояние "I" при нулевом значении сигнала S , т.е. при S=0 И R=1 (действующее значение сигнала, S равно 0).

RS -триггер можно построить на элементах И-ИЛИ-НЕреализующих функцию алгебры логики (рис. 5). Если принять, что A=B и C=D, то элемент И-ИЛИ-НЕ реализует функцию ИЛИ-НЕ: . При таком включения элементов И-ИЛИ-НЕполучается триггер с прямыми входами. Аналогичная схема триггера с прямыми входами получается, если B=1 и

При CD=9(вида при A=C и B=D )

Элемент И-ИЛИ-НЕ превращается е элемент И-НЕ:

, На основе таких логических элементов D=1 можно построить триггер с инверсными входами по схеме рис. 4.

Работа асинхронного RS-триггера с инверсными входами определяются его таблицей переходов (табл. 4). RS -триггер с инверсными входами работает следующим образом. При триггер сохраняет прежнее внутреннее состояние. Действительно, если, например, триггер находится в состоянии "О", то элемент I включен, и сигнал на его выходе, Q=0 выключает элемент 2. Сигнал на выходе элемента 2 совместно с сигналом поддерживает элемент I во включенном состоянии.

Таким образом, элемент I включен, а элемент 2 - выключен, т.е. Q=0, Q*=1.

Если триггер находится в состоянии "I", то элемент I выключен, и сигнал на его выходе Q=1 включает элемент 2, Выходной сигнал элемента 2 поддерживает элемент I в выключенном состоянии, т.е. Q=1, Q*=0.

При и триггер переходит в состояние "I", так как сигнал выключает элемент I. На выходе элемента I устанавливается сигнал "I", который совместно с сигналом включает элемент 2. Поэтому Q=1, Q*=0.

При и триггер переходит в состояние "0",так как сигнал выключает элемент 2, Сигналы Q*=1 и S*=1 включают элемент I. Поэтому Q=0 и Q*=1.

Комбинация сигналов является запрещенной, так как элементы I и 2 выключаются, т.е. Q=I и ,в схема не выполняет функцию триггера. После того,- как один из сигналов или или оба одновременно будут равны I, RS-триггер с равной вероятностью может перейти в состояние "О" или. "I", Таким образом, состояние триггера является неопределенным.

Временные диаграммы предельного режима работы асинхронного RS -триггера приведены на рис. 6.

Минимальная длительность входного сигнала и разрешающее время триггера равны

Синхронный RS-триггер имеет два информационных входа R в S и вход синхронизации C . Как и все синхронные триггеры,

RS-триггер при C=0 сохраняет предыдущее внутреннее состояние, т.е. . Сигналы по входам S и R переключают синхронный RS-триггер только с поступлением импульса на вход синхронизации C . При C=1 синхронный триггер переключается ,как асинхронный (табл. 9). Одновременная подача на оба входа триггера сигналов S=R=1 запрещена. При S=R=0 триггер не изменяет своего состояния. Характеристическое уравнение синхронного -триггера

при .

Оно получено путем минимизации функции (см. табл. 9 и рис.7). .

D-триггер

D-триггер имеет один

информационный вход D , состояние которого с каждым синхронизирующим импульсом передается на выход, т.е. выходные сигналы представляют собой задержанные входные сигналы. Поэтому D-триггер - элемент задержки входных сигналов на один такт.

Логику работы синхронных и "синхронных D-триггеров поясняет табл. 5 и 6.

Характеристические уравнения асинхронного D-триггера , а синхронного D- триггера .

DV-триггер

DV-триггер имеет один информационный вход D и один подготовительный разрешающий вход V для разрешения прие­ма информация. При C=0 DV-триггер, как в синхронные триггеры всех типов, сохраняет предыдущее внутреннее состояние, т.е . При C=1 и при наличии сигнала разрешения

приема информации, т.е. при V=1, DV-триггер осуществляет

прием и запоминание информации, поступающей по входу D , т.е. работает как асинхронный DV-триггер (см. табл, 7 с 9). При

C=1 и V=0 DV-триггер сохраняет предыдущее внутреннее состояние, т.е. .

Характеристическое уравнение асинхронного DV-триггера.

Синхронного DV-триггера

_

T-ТРИГГЕР.

Т-Триггер имеет один информационный вход Т, называемый счетным входом. Асинхронный Т-триггер переходит в противоположное состояние каждый раз при подаче на Т-вход

единичного сигнала. Таким образом триггер реализует счет по модулю 2, т.е. (см. табл. 5).

Разновидностью T-триггера является TV-триггер, имеющий подготовительный разрешающий вход V . При V=0 TV-триггер переходит в режим хранения, а при V=1 TV-триггер работает в режиме.T-триггера (см. табл. 6). По сути дела V-вход выполняет функция входа синхронизацииC

Характеристическое уравнение TV-триггера имеет следующий вид:

Из последнего уравнения при V= I получим характеристическое уравнение асинхронного T-триггера

JK-Триггер

JK-триггер имеет два информационных входа:

вход J- вход для установки триггера в "I", вход K- вход для установки триггера в "О".

При J=K=1 JK-триггер работает как T-триггер, т.е. каждым синхронизирующим импульсом переключается в противоположное состояние. При остальных наборах входных сигналов J и K триггер функционирует как RS-триггер. Работу асинхронного и синхронного JK-триггеров поясняют табл. 8 и 9.

Характеристические уравнения асинхронного JK-триггера

синхронного JK-триггера .

Работа N I. СИНХРОННЫЕ ДВУХСтУПЕНЧАТЫЕ ТРИГГЕРЫ

Цель работы - изучение принципов построения в схем, статических в динамических режимов работы синхронных двухступенчатых триггеров и его основных частей.

Продолжительность работы - 4 часа.

I. Структура и принцип действия синхронных двухступен­чатых триггеров

Синхронные двухступенчатые триггеры имеют

две ступени запоминания информации: основную и вспомогательную, каждая из которых представляет собой синхронный одноступенчатый триггер. Основной и вспомогательный триггеры могут быть либо однотипными, например оба триггера RS- или D-типа, либо разнотипными .