Moi_kursovoi_po_Segalu1 (Готовый курсовой проект)
Описание файла
Файл "Moi_kursovoi_po_Segalu1" внутри архива находится в папке "Готовый курсовой проект". Документ из архива "Готовый курсовой проект", который расположен в категории "". Всё это находится в предмете "электронные вычислительные машины (эвм)" из 6 семестр, которые можно найти в файловом архиве МАИ. Не смотря на прямую связь этого архива с МАИ, его также можно найти и в других разделах. Архив можно найти в разделе "курсовые/домашние работы", в предмете "эвм и вычислительные системы" в общих файлах.
Онлайн просмотр документа "Moi_kursovoi_po_Segalu1"
Текст из документа "Moi_kursovoi_po_Segalu1"
Московский Авиационный Институт
(государственный технический университет)
Кафедра 304
Курсовая работа
по курсу «ЭВМ и вычислительные системы»
Выполнила ст.гр.03-526
Маринина А.Н.
Принял преподаватель
Сегал В.М.
Москва.2005г.
Задание.
1. По заданной структурной схеме разработать автомат.
Структурная схема.
Входная последовательность сигналов.
Вх
0
1
2
3
4
5
6
7
8
t
Исходное состояние автомата: все триггера в момент времени t0 находятся в состоянии «0».
Вариант 39.
Трехзначный номер(952).
Выходная функция Кс1: 
Выходная функция Кс2: 
Последовательность сигналов
с выхода распределителя: 
Тип базового элемента: И-ИЛИ-НЕ
Тип триггера задержки: J-K
1.Построение генератора кодов
Счетчик Джонсона
Таблица истинности:
| Q1 А | Q2 В | Q3 С | Q4 D | Yi |
| 0 | 0 | 0 | 0 | 3 |
| 1 | 0 | 0 | 0 | 2 |
| 1 | 1 | 0 | 0 | 3 |
| 1 | 1 | 1 | 0 | 2 |
| 1 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 1 | 2 |
| 0 | 0 | 0 | 1 | 3 |
Временная диаграмма.
По временной диаграмме определим запрещенные состояния для комбинационных схем КС1 и КС2 .
Комбинации входных сигналов в моменты времени t0-t8 с учетом старшего и младшего разряда функций КС1 и КС2.
| 000 | 100 | 110 | 110 | 111 | 011 | 000 | 000 |
| 0 | 4 | 6 | 6 | 7 | 3 | 0 | 0 |
Запрещенные состояния для КС1: 1,2,5
| 001 | 010 | 001 | 110 | 100 | 100 | 110 | 001 |
Запрещенные состояния для КС2: 0,3,5,7
Таблица истинности КС1 с учетом запрещенных состояний:
| А | В | С(Y1) |
|
|
| 0 | 0 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 | 1( |
| 0 | 1 | 0 | 0 | 1( |
| 0 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 0( |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 |
| 1 |
| 1 | 0 |
Минимизируем по нулю (запрещенное состояние принимаем за единицу)
Таблица истинности КС2 с учетом запрещенных состояний
| А(C) | B(Y2) | C(Y3) | КС2 |
| 0 | 0 | 0 | 0( |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0( |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | 0( |
| 1 |
|
| 1 |
| 1 | 1 | 1 |
|
Запрещенные состояния принимаем за единицу.
КС2=1 при любых комбинациях входных сигналов.
Распределитель – это устройство, которое при поступлении на его вход переключающих сигналов формирует управляющий сигнал в одном из выходных каналов. В данной работе использован распределитель на базе четырёхразрядного счётчика Джонсона, построенного на J-K триггерах.
Реализация распределителя на базе элементов И-ИЛИ-НЕ.
Таблица истинности:
| Q1 А | Q2 В | Q3 С | Q4 D | Yi |
| 0 | 0 | 0 | 0 | 3 |
| 1 | 0 | 0 | 0 | 2 |
| 1 | 1 | 0 | 0 | 3 |
| 1 | 1 | 1 | 0 | 2 |
| 1 | 1 | 1 | 1 | 1 |
| 0 | 1 | 1 | 1 | 1 |
| 0 | 0 | 1 | 1 | 2 |
| 0 | 0 | 0 | 1 | 3 |
Из таблицы получим:
Для данного счётчика Джонсона имеются следующие запрещённые комбинации: 2,4,5,6,9,10,11,13.
Построим карту Карно для функций Yi.
Проведём минимизацию функций Y1, Y2 и Y3 по нулю с учётом запрещённых комбинаций.
Построение последовательного сумматора.
Сумматор осуществляет сложение трех цифр: две цифры выходов элементов КС1 и КС2 ai, bi и цифру переноса Qi и формирует на выходе сумму Si и цифру переноса Qi+1.
Таблица истинности.
| ai | bi | Qi | Qi+1 | Si |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 1 | 1 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 | 0 |
| 1 | 1 | 1 | 1 | 1 |
Минимизация функций Qi+1 и Si.
Карта Карно для Si:
| 0 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 |
Карта Карно для Qi+1:
| 1 | 1 | 1 | 0 |
| 0 | 1 | 0 | 0 |
После минимизации по «0» получаем реализацию сумматора на элементах И-ИЛИ-НЕ:
С учетом того что функция КС2=1 функции Si и Qi+1 будут иметь вид:
В качестве блока запоминания результата суммы и переноса используем 8-разрядные регистры, построенные на JК-триггерах.
