Cтепаненко - Основы микроэлектроники (Основы Микроэлектроники (книга)), страница 80

При записи выходы считывания отключаются, и на разрядные шины подают один из двух наборов (01 или 10), в зависимости от того, какое число желательно хранить в ЗЯ (на рис. 10.22 в клетках указаны уровни на главных выходах ячеек). При считывании входы записи отключаются и уровни, ха- 1 На входах и выходах разрядных шин треугольниками показаны коммутирующие устройства, которые подключают (или отключают) разрядные шины к управляющим устройствам (см. ниже). 10.8.

Запоминающие устройства рактеризующие состояние ЗЯ, поступают через усилители в соответствующие внешние узлы. Запоминающие ячейки, используемые в накопителях ОЗУ, чрезвычайно разнообразны. Примеры таких ячеек показаны на рис. 10.23. ~1'01с Е РШ ~РШо 1 3 РШ ' 'Ршо Е РШ ' и к и а) в) Рис. 10.23. Запоминающие ячейки оперативного ЗУ: а — статическая на однотипных МОП-траизисторах; б — динамическая на однотипных МОП-транзисторах; в — статическая на многоэмиттерных биполярных транзисторах Ячейка на однотипных МОП-транзисторах с р-каналом (рис. 10.23, а) имеет классическую структуру КЗ-триггера с управляющими ключами Т5 и Тб. Эти ключи нормально заперты и ЗЯ отключена от разрядных шин. При поступлении отрицательного импульса — Е, на адресную шину ключи Т5 и Тб отпираются и подключают ячейку к разрядным шинам. При етом на разрядные шины поступят уровни Ч и 9, записанные в ячейке.

В режиме записи на адресную шину также подается импульс — Е„а на разрядные шины подаются необходимые (взаимно противоположные) уровни, которые приводят ячейку в соответствующее состояние. Таким образом, импульс на адресной шине в обоих режимах играет роль тактового импульса. На рис.

10.23, б показана ЗЯ динамического типа, в которой хранение бита информации осуществляется емкостями С) и Сз (обычно зто паразитные емкости МОП-транзисторов). Методика записи и считывания — та же, что и в предыдущей ячейке. Пусть при записи на разрядные шины РШ1 и РШо поданы соответственно уровни -Е, и О. Уровень — Е, через ключ Т4 поступит на затвор транзистора Т1, и этот транзистор будет открыт. На затвор транзистора Т2 поступит уровень О, и этот транзистор будет заперт.

Напряжения на емкостях будут иметь значе- Глава 10. Интегральные схемы ния У«д = — Е„У«з = О. Если остаточный ток запертого транзистора Т2 достаточно мал, то емкость С, будет разряжаться весьма медленно и, следовательно, напряжения — Е, и 0 будут сохраняться на выходах ячейки (на стоках) длительное время. За это время можно несколько раз считывать информацию из ячейки (хотя при считывании емкость дополнительно шунтируется цепями считывания и ее разряд ускоряется).

Для того чтобы поддерживать напряжение на емкости, несмотря на неизбежный ее разряд, осуществляют регенерацию, т.е. периодически производят запись того же кода. Динамические ЗЯ значительно экономичнее статических, так как у них отсутствует источник питания и, следовательно, в режиме хранения они не потребляют мощность. В целом ЗЯ на МОП-транзисторах экономичнее и компактнее, чем ЗЯ на биполярных транзисторах, но уступают им по быстродействию. Поэтому, хотя МОП-транзисторные ОЗУ имеют большее распространение, важное место занимают и ОЗУ на биполярных транзисторах. Пример ячейки такого ОЗУ, выполненной на многоэмиттерных транзисторах, показан на рис.

10.23, в. Принципы записи и считывания здесь такие же, как и в предыдущих ЗУ, если не считать положительных полярностей логических уровней и адресного (тактового) импульса. Пусть в режиме хранения транзистор Т2 заперт, а Т1 насыщен, тогда Пз»= П* и П з е О. Если на разрядных шинах задан небольшой (0,1 — 0,2 В) «дежурный» потенциал, то эмиттерный переход Эз, будет практически заперт и весь ток будет проходить через Эп; в транзисторе Т2 будут заперты оба эмиттерных перехода. При считывании, когда на адресную шину подается положительное напряжение Е„эмиттер Э» запирается и ток транзистора Т1 протекает в шину РШс через эмиттер Э,, который остался под низким потенциалом; шина РШ, остается обесточенной.

Прн записи одновременно с адресным импульсом подается напряжение +Е„на ту разрядную шину, которая связана с транзистором, подлежащим запиранию. В нашем примере, если подать напряжение Е, на шину РШ,, то транзистор Т2 останется запертым и состояние ЗЯ не изменится. Если же подать напряжение Ез на шину РШ», то окажутся запертыми оба эмиттера транзистора Т1. Тогда ток потечет через базу транзистора Т2 в эмиттер Э,з, который находится под низким потенциалом шины РШг Прн этом транзистор Т2 откроется, т. е. состояние ЗЯ изменится на обратное.

10.З. Запомаяающсс устройство 451 В номенклатуру параметров интегральных ОЗУ входят следующие основные величины. Информационная емкость ОЗУ в битах — параметр, характеризующий степень интеграции элементов на кристалле. Удельная мощность ОЗУ, т. е. общая мощность, потребляемая в режиме хранения, отнесенная к 1 биту. Минимальный период обращения 1Т, „„„) — минимально допустимый интервал между началом одного цикла считывания и началом второго. Величина, обратная Т,с„„о„, называется максимальной частотой обращения.

При записи оба эти параметра могут быть несколько иными. Удельная стоимость одного бита информации, т. е. общая стоимость кристалла, поделенная на информационную емкость. Этот параметр — один из решающих при сравнительных оценках.

МОП-транзисторные ОЗУ в целом превышают биполярные по информационной емкости, удельной мощности и удельной стоимости, но значительно уступают по быстродействию. Особое место среди биполярных ОЗУ занимают схемы в базисе ИзЛ, которые по емкости и удельной мощности приближаются к МОП-транзисторным. Среди последних минимальная удельная мощность свойственна КМОП-схемам, а минимальная стоимость — динамическим типам ОЗУ. Среди биполярных разновидностей максимальным быстродействием характерны ОЗУ в базисе ЭСЛ.

Постоянные запоминающие устройства (ПЗУ). Как уже отмечалось, этот тип ЗУ характерен тем, что запись информации производится либо «раз и навсегда», либо представляет собой специальную, редко применяемую операцию. Поэтому использование ПЗУ состоит в считывании информации. Типичная схема диодного ПЗУ показана на рис. 10. 24. яш« Структура схемы уже извест- Аш, ная — матричная; строки абра- юю «« зуются адресными шинами, а ооо«З яш« столбцы — разрядными. Каж- осы дая адресная шина хранит 3 определенный код: 0011, 0100 , нос е 1 о о зы»«д и т.

д., как показано на рисун- ке. Запись кода (в принципе — Рис. 10.24. Дзодзос постоянное ЗУ 452 Глава 10. Иле»грал»лые схемы однократная) осуществляется с помощью диодов, которые присоединены между адресными шинами и теми разрядными шинами, на которых (при считывании) должна быть логическая 1. Пусть дешифратор адреса выбрал адресную шину АШ1 (знак «+» на рис. 10.24). Тогда напряжение с этой адресной шины поступает на разрядную шину РШз, а на разрядных шинах РШс, РШ1 и РШз напряжение будет равно нулю.

Значит, при параллельном считывании информации со всех четырех разрядных шин получим код (слово) 0100, записанный в выбранной строке. При проектировании интегральных матриц ПЗУ нецелесообразно размещать диоды сразу в тех узлах, где они образуют необходимые коды. Номенклатура матриц с разными вариантами кодовых наборов оказывается слишком широкой, а тираж каждого варианта — слишком малым, не оправданным с зкономической точки зрения.

Поэтому диоды изготавливают во всех узлах матрицы и в таком однородном виде матрицу поставляют заказчику. Каждый заказчик сам записывает в ПЗУ нужные ему коды. Для этого он (с помощью специальных устройств) ле режигает выводы — перемычки тех диодов, которые находятся в местах расположения логических нулей. Такие диоды с перегоревшими выводами показаны на рис. 10.24 штриховыми линиями.

Пережигание выводов осуществляется индивидуально, путем пропускания через соответствующий диод большого тока, на который диод (в нормальном режиме) не рассчитан. Использование МОП-транзисторов открывает дополнительные возможности при использовании ПЗУ. Во-первых, запись информации может осуществляться не пережиганием выводов, а более «тонким» способом.

Однородная матрица ПЗУ (с МОП-транзисторами во всех узлах) поставляется заказчику в виде «полуфабриката»: без металлизации затворов. Заказчик сам осуществляет последнюю фотолитографию. При этом он использует такой фотошаблон, который обеспечивает металлизацию затворов только у тех транзисторов, которые должны передавать «1» на разрядную шину. У остальных транзисторов затворы не будут присоединены к адресным шинам и эти транзисторы будут бездействовать. Во-вторых, использование МОП-транзисторов позволяет осуществить так называемые полупостолпные или програмэ«ируе- 453 10.9.

Большие и сссрхзсльшис ллтсгральлмс схсмм мь«е ПЗУ (их обозначают ППЗУ), в которых можно время от времени менять записанную информацию. Такая возможность очень полезна для заказчика, хотя ее реализация и связана с некоторыми техническими трудностями. Общая идея, лежащая в основе ППЗУ, состоит в том, чтобы обратимо менять пороговое напряжение МОП-транзистора. Управление пороговым напряжением достигается в настоящее время двумя способами. Оба они основаны на введении дополнительных зарядов в диэлектрик. Первый способ состоит в использовании МНОП-транзисторов, описанных в равд.

7.8. У этих транзисторов введение и выведение зарядов осуществляетсн с помощью коротких высоковольтных импульсов разной полярности, подаваемых на затвор (рис. 7.33, б). Второй способ, практикуемый при использовании «обычных» МОП-транзисторов с однослойным диэлектриком, состоит в следующем.