Cтепаненко - Основы микроэлектроники (Основы Микроэлектроники (книга)), страница 77

Этот выигрыш определяется скважносптью тактовых импульсов, т.е. отношением периода их повторения Т к длительности импульса 1 . Чем больше скважность Т/1,, тем больше выигрыш в мощности. Однако величина 1,„ограничена временем перезаряда паразитной емкости С, а период Т вЂ” желательной скоростью передачи информации (частотой опроса ИЛЭ). Глава 10. Интегральные ехемъг +Е, а) (гтн Рие. 10ЛЗ. Синхронный злемент МОПТЛ (а), злемент ДМОПТЛ ебез отношения з (О), временная диаграмма для ДМОПТЛ (в) (1 гт гз ге с Фз г е) Для построения злемента ДМОПТЛ простейшую схему (рис. 10.13, а) нужно дополнить ключом Т5, который отделяет выход данного ИЛЭ от входа следующего (рис.

10.13, б). Ключ Т5 вместе с конденсаторами С и Сз образует схему памяти. Емкости могут быть либо «паразитными» (в сумме равными емкости С на рис. 10.13, а), либо специально осуществленными на кристалле. Ключ Т5 управляется вспомогательными тактовыми импульсами (У,'„), сдвинутыми относительно основных (У ). Работа схемы иллюстрируется временными диаграммами на рис. 10.13, в. Положим для простоты, что на входе В действует неизменное запирающее напряжение Уо, а на входе А напряжение принимает значение У( или Уз. Пусть в исходном состоянии У У1, т.е. транзистор Т1 открыт. Тогда в интервале между тактовыми импульсами У,„„когда транзистор ТЗ заперт, через Т1 протекает ничтожный ток и на выходе (н точке а) остаточное напряжение практически равно нулю (см.

(8.515)). 10.3. Логические элементы иа МДП-транвнсторал При поступлении очередного тактового импульса У,„(момент 11) транзистор ТЗ открывается и в точке а устанавливается остаточное напряжение, зависящее от отношения удельных крутизн активного и нагрузочного транзисторов (см (8.49)1. Если размеры транзисторов сравнимы, зто напряжение может быть достаточно большим. По окончании тактового импульса Утк напряжение У снова падает до нуля. При поступлении тактового импульса У,'„(момент Гз) отпирается ключ Т5.

При атом емкости С, и Сз оказываются соединенными параллельно и на них устанавливается одинаковое напряжение, в данном случае — равное нулю. По окончании импульса У'„, ключ Т5 запирается и емкость Сз сохраняет нулевое напряжение несмотря на то, что в момент 1з при очередном импульсе Утл напряжение У, снова временно возрастает. Таким образом, на входе следующего ИЛЭ (в точке б) уровень Уо равен нулю независимо от отношения удельных крутизн Ь,/Ь в предыдущем ИЛЭ.

Это обстоятельство позволяет выбирать отношение Ь,/Ьз близким к единице, т.е. уменьшать размеры активного транзистора до размеров нагрузочного. Тем самым обеспечивается существенная зкономия площади на кристалле, что является одним из важных преимуществ ДМОПТЛ. Схемы ДМОПТЛ, построенные по описанному принципу, называют схемами «без отношения», а простейшую схему (рис. 10.13, а), в которой должно выполняться неравенство Ь /Ьз» 1, схемой «с отношениемэ.

Если на вход А подать напряжение Ул = Уо (момент 14), то транзистор Т1 запирается, н при поступлении очередного тактового импульса У,„(момент 1в) напряжение Уо поднимается до уровня У~ = Ем Этот уровень в дальнейшем сохраняется, так как транзистор Т1 остается запертым.

При очередном отпирании ключа Т5 (момент 1е) конденсатор Сз зарядится до такого же напряжения' и сохранит его после запирания ключа Т5. Из приведенного описания следует, что в схеме «без отношения» информация передается от одного ИЛЭ к другому с запаздыванием — сдвигом на один такт (на один период тактовых импульсов). 1 Воооще говоря, при подключении емкости С, к С, напряжение уменьшается, так как заряд распределяется между емкостями.

Это умен»шелке не существенно, если С, >» Сз. Глава 10. Интегральиме схемм 10.4. Логические элементы на совмещенных бипо- лярных и МОП-транзисторах (БиКМОП) Продолжительное время, до начала 80-х годов, развитие биполярных и МОП цифровых интегральных схем шло параллельно и представляло два конкурирующих направления. Основным достоинством биполярных схем являлось высокое быстродействие (ТТЛШ и ЭСЛ), а МОП-схем — высокая степень интеграции и низкая потребляемая мощность (КМОП). Поэтому усилия разработчиков биполярных логических ИС были направлены на снижение потребляемой мощности при заданном быстродействии, а разработчиков МОП-ИС вЂ” на повышение быстродействия с сохранением низкого значения потребляемой мощности.

Решение задач, стоящих перед обоими направлениями, биполярных и МОП-интегральных схем, было найдено путем синтеза и создания БиКМОП-логического элемента. Этот шаг был обеспечен разработкой технологии, позволяющей совместить на одном кристалле биполярные и МОП-транзисторные структуры с необходимыми электрическими характеристиками. На рис. 10.14 показаны варианты БиКМОП-логических элементов. Поясним работу БиКМОП-логики на примере простого инвертора, элемента НЕ (рис. 10.14, а).

В статическом состоянии этот элемент работает как обычный КМОП-инвер- тЕ, а) Рис. 10.14. БиКМОП-логические элементы: а — инвертор, с — схема И-НЕ 10.5. Логические заемеиты на МВП-транзисторах тор (Т1, Т2), у которого последовательно с каналом каждого из транзисторов включены резисторы В1, Вз, сопротивления которых сравнимы с сопротивлениями каналов соответствующих транзисторов в открытом состоянии. Статические токи в КМОП-инверторе отсутствуют, напряжения на резисторах В и Вз равны нулю и биполярные транзисторы ТЗ и Т4, эмиттерные переходы которых подсоединены к этим резисторам, закрыты, т.е.

биполярные транзисторы в статическом состоянии не влияют на характеристики БиКМОП-вентиля. Пусть в исходном состоянии на входе инвертора (рис. 10.14, а) низкий логический уровень; это соответствует открытому состоянию р-канального транзистора Т1 и высокому уровню на выходе инвертора, т.е. конденсатор нагрузки С„заряжен до уровня Е,. После поступления на вход высокого логического уровня транзистор Т1 запирается, а Т2 отпирается и начинается разряд емкости С„через транзистор Т2 на параллельно соединенные резистор Вт и эмиттерный переход биполярного транзистора Т4. Протекание части разрядного тока через эмиттерный переход приводит к открыванию Т4 и значительному ускорению перезаряда емкости нагрузки.

Процесс переключения при переходе входного сигнала из высокого логического уровня в низкий происходит аналогично (открывание ТЗ вызывается зарядным током, протекающим по цепи еисточник питания — Т1 — эмиттерный переход ТЗз). Из приведенного описания следует, что использование биполярных транзисторов позволяет нейтрализовать влияние емкости нагрузки, являющейся одним из основных факторов, ограничивающих быстродействие КМОП-ИС.

10.5. Логические элементы на полевых транзисторах с управляющим переходом металл — полупроводник (МЕП) Схема логического элемента ИЛИ вЂ” НЕ на МЕП-транзисторах (рис. 10.15) аналогична схеме элемента на п-канальных МОП-транзисторах (см. рис. 10.10, а). Полевые транзисторы типа металл — полупроводник аналогичны транзисторам с управляющим р — и-переходом, рассмотренным в разделе 4.3, но обедненный слой формируется на границе металл-полупроводник (транзисторы такой структуры называют нолевыми тран- 430 Глава 10. Иитегралвиые схемы зисторами с барьером Шоттни).

В качестве нагрузочного транзистора используется нормально открытый МЕП-транзистор, а в качестве управляющих — нормально закрытые с пороговым напряжением около +0,2 В. ек Если оба входных напряжения мень- ше порогового, транзисторы Т1 и Т2 затз крыты, и уровень выходного сигнала В близок к уРовню напряжения питания. При появлении на одном из входов напряжения выше порогового, соответствующий ключевой транзистор открываетт1 тз ся, и выход элемента переходит к низко- му логическому уровню. Особенностью В данного типа логических элементов является то, что транзисторы Т1 и Т2 работают при прямом смещении на управлярис.

10.15. Логический ющем переходе металл — полупРоводник, иа мки-траиаистсрах которое для барьера Шоттки обычно не превышает 0,5 В. Данное ограничение определяет низкие значения напряжения питания (обычно около 0,8 В) и логического перепада (около 0,5 В). Быстродействие МЕП-логического элемента, как и простейших МОП-ключей, определяется временем перезарядки нагрузочного конденсатора. МЕП-логический элемент имеет существенно более высокое быстродействие при одинаковой потребляемой мощности и линейных размерах. Это объясняется меньшими значениями логического перепада и емкости затвор-исток. Интегральные схемы на МЕП-логических элементах обычно изготавливаются на подложках из арсенида галлия (СаАВ). Подвижность электронов в канале ОаАВ МЕП-транзистора выше, чем у кремниевого МДП-транзистора, что обеспечивает возможность использования транзисторов с меньшей шириной канала и, соответственно„меньшей емкостью затвор — исток. 10.6. Параметры логических элементов Все логические элементы характеризуются определенным набором — номенклатурой параметров, приводимых в справочниках и другой документации.