Болл С.Р. Аналоговые интерфейсы микроконтроллеров (2007), страница 9

2.7. Интерфейс микропроцессора 2.7.1. Кодирование выходного слова Приведенные до сих пор примеры базировались на двоичных кодах, где каждый бит представляет определенную величину напряжения, соответствующую весу бита, и сумма напряжений, соответствующих сумме весов каждого единичного бита в выходном слове, представляет величину входного напряжения. Основные типы АЦП представляют выходное слово в прямом коде числа.

Некоторые АЦП представляют выходное слово в лополнительном коде числа, где отрицательное напряжение имеет цифро- 50 ° Глава 2 Аналого-цифровые преобра зова«нели вой эквивалент в виде дополнения до двух прямого кола числа, которое будет инверсией (отрицательной величиной) прямого кода. Прелставление в дополнительном коде позволяет заменить операцию вычитания двух прямых кодов на операцию сложения прямого с дополнительным кодом числа.

Такое действие произволится в сумматоре вместо использования намного более сложного вычитателя. Некоторые АЦП представляют выходное слово в двоично-десятичном коде (В1пагу Содед 0есппа!, ВС0). Но данное представление легче воспринимается людьми, а не вычислительными машинами. Очевидно, что такое представление потребует больше бит для данного диапазона; 12-битный двоичный выход будет представлять величины от 0 до 4095, однако в двоична-десятичном 12-битном выходе диапазон величин уменьшится (0...3999).

Данный код (ВС0) используется в АЦП с выходом на цифровые индикаторы. 2.7.2. Параллельный интерфейс Выпускаемые промышленностью АЦП снабжаются различными выходными параллельными и последовательными интерфейсами для работы со многими типами процессоров. Некоторые ИС включают более чем один интерфейс для обеспечения совместимости с возможно большим числом микропроцессоров. ИС МАХ)51 фирмы МАХЩРайаз представляет собой типичный 10- битный АЦП с 8-битным универсальным периферийным параллельным ингперфейсом для связи с микропроцессорами.

Как показано на Рвс. 2.11, микропроцессорный интерфейс МАХ151 содержит 8 бит данных, выходы сигналов: СВ (сЬ)р ае1есг) — «выбор кристалла (микросхемы)», К0 (геад игоЬе) — «строб-импульс чтения», В135У вЂ” «занято». Также МАХ151 содержит всгпроенное устроисгпво выборки-хранения (УВХ). На спаде импульса на входах К0 и СЗ УВХ переходит в режим хранения, и стартует АЦ-преобразование. В большинстве разрабатываемых систем выход С5 соединяется с декодером адреса и поэтому сигнал на нем переходит в НИЗКИЙ логический уровень перед сигналом на входе К0.

Как только преобразование началось, АЦП устанавливает сигнал на выводе ВОВУ в НИЗКИЙ (активный) уровень. Вывод ВОЗУ остается в НИЗКОМ логическом уровне до тех пор, пока не завершится преобразование. На первой стадии работы, которая в спецификации фирмы МАХ1М называется режим медленной памяти (8)оы Мешогу Моде), процессор жлет, удерживая К0 и С5 на НИЗКОМ уровне пока преобразование не завершится. В подобных системах вывод ВОЗУ преобразователя обычно соединяется с выводом К0 («чтение») или %А)Т («ожидание») процессора. Это удержи- 2.

7. Иногергрейс микропроцессоре Режим медленнои ~ ',к — Время даст/па памяти ОВ ВОВУ одтд Режим ПЗУ ОВ яо ОВУ ВАТА Преобразование н стартует па спалающему фронту импульса на входе ВО Рис. 2.11. Интерфейс ИС МАХ ИИ фирмы МАХ! М Преобразование Н стартует по спадающему фронту импульса на входе ВО ЛЦП информирует озавершении преобразования, устанавливая высокийуровень на выходе ВОВУ АЦП информирует о завершении преобразования, устанавливая высокийуровень навыходе ВОВУ Новьюданные доступны через некоторое время паоле того «ак сигнал ВОВУ установился в высокий уровень Процессор выполняет следующий цикл шины по считыванию данных истартуетдля выполнения нового преобразования 52 ° Глава 2 Аналого-цифровые преобразователи вает процессор в режиме ожидания, пока преобразование не завершится. Максимальное время преобразования для МАХ! 51 составляет 25 мкс. Вторая стадия операции называется режим ПЗУ (КОМ тоде).

На этой стадии процессор выполняет цикл чтения, в котором УВХ переходит в режим фиксации уровня, и АЦП начинает преобразование. Во время этой стадии процессор считывает результаты предыдущего преобразования. Сигнал В~35У не используется на стадии чтения данных. Вместо этого, вывод ВОВУ соединяется с выводами процессора «запрос прерываний» или «поочередный опрос устройств» (ро!Впб) для индикации завершения преобразования. Когда уровень ВАКУ становится высоким, процессор производит следующее чтение, чтобы получить следующий результат и начать следующее преобразование.

Хотя в спецификациях (дага з!зеега) эти операции относятся к двум различным стадиям работы, АЦП работает аналогичным образом в обоих случаях: ° По спаду импульсов на входах К1) и СВ начинается цикл преобразования. ° Текущий результат становится доступен на шине после того, как истекло время доступа чтения. ° Пока КР и С8 остаются в состоянии НИЗКОГО логического уровня, текущий результат остается доступным на шине. ° После завершения цикла преобразования, данные преобразования защелкиваются и становятся доступны процессору; если ВР и СВ остаются все еше в НИЗКОМ уровне, эти данные замещают на шине результат предыдущего преобразования.

ИС МАХ15! спроектирована для обеспечения интерфейса с большинством типов микропроцессоров. Согласование со специальными типами процессоров требует анализа временных последовательностей МАХ151 и соответствия их с временными последовательностями МП. 2.7.3. Время доступа 1ГС МАХ151 характеризуется максимальным временем доступа 180 нс во всем температурном диапазоне (Рис. 2.12). Это значит, что результат преобразования будет доступен на шине не ранее, чем через 180 нс после спа= да сигнала ВР (предполагается, что на выводе Сб уже НИЗКИЙ уровень, когда на КР только устанавливается НИЗКИЙ уровень).

Процессору необходимо, чтобы данные были стабильными некоторое время перел фронтом на ЫЭ. Если установлен буфер шины данных между МАХ!51 и процессором, задержка прохождения сигнала через этот буфер добавляется к об- 2, 7. Интерфейс микропроцессора ° 53 Время доступа Время — + Ы вЂ” освобождения шины ЯО ВОЗУ Данные Для МП требуется, чтобы некоторое время данные оставались стабильными до перехода в высокий уровен~ НО (времяустановления) добавление буфера для уменьшения времени иферийным СЗ ПО Разрешение буфера Данные АЦП МАХ151 Данные МП рис. 3.12. Временные соотношения доступа к данным и освобождения шины ИС МАХ151 54 ° Глава 2. Аналого-цифровые преобразователи шему времени задержки.

Это значит, что цикл шины процессора (время, в течение которого на выводе йГ) присутствует НИЗКИЙ логический уровень) должен продолжаться, по крайней мере, столько же, сколько длится время доступа МАХ151 плюс время установления данных процессора, плюс прочие задержки буфера шины данных. 2.7.4.

Выход ВОЗУ На выводе В()8У микросхемы МАХ151 устанавливается НИЗКИЙ логический уровень максимум через 200 нс после спада на й)З. Это слишком большое время лля большинства микропроцессоров, если использовать режим медленной памяти. Для большинства процессоров необходимо, чтобы на линии йзл или %А!Т были установлены НИЗКИЕ логические уровни раньше, чем устанавливается цикл шины данных. Для некоторых микропроцессоров нужно, чтобы сигнал запроса ожидания был низким один такт после того, как НИЗКИЙ уровень установится на йь). У этой проблемы есть только одно решение: надо искуственно вставить состояние ожидания в цикл шины до того, как на выводе В()8У установится НИЗКИЙ уровень.

Некоторые микропроцессоры, например семейства 8088, снабжены встроенным формирователем состояния ожидания (вайчцаГе йепегагог) и могут добавить состояние ожидания в цикл шины. Формирователь состояния ожидания процессора 80188 может быть запрограммирован для добавления одного, двух, трех и более состояний ожидания. Как показано на Рис. 2.12, когда микропроцессор находится в режиме медленной памяти, на выводе ВОЗУ устанавливается ВЫСОКИЙ логический уровень сразу перед тем, как становится доступным результат нового преобразования. В соответствии с фирменными спецификациями, это время не превышает 50 нс.