Болл С.Р. Аналоговые интерфейсы микроконтроллеров (2007), страница 7

Результат: 1000 0000 Установить бит 6, напряжение на выходе ЦАП равно 3,75 В (2.5 + 1.25! Выход коипаратора — низкий логический уровень, сбрасывает бит 6. Результат: 1000 0000 Установмть бит 5, напряжение на выходе ПАП равно 3.125 В (2.5 - 0.625! Выход компаратора — нкзкмй логический уровень, сбрасывает бит 5. Результат: 1000 0000 Установить бит 4, напряжение на выходе ЦАП равно 2.6125 В (2.5 + 0.3125! Выход компаратора — высокий, оставляет бит 4 установненыым. Результат: 1001 0000 Установить бит 3, напряжение на выходе ПАП равно 2.966 В (2.0125 ч 0.15625) 38 ° Глава 2. Аналого-цифровые иреобразоваевели Выход компаратора — высокый, Результат: 1001 000 Установить блт 2, напряжение Выход ковл аратора — низкий, Результат: 1001 1000 Установить бит ', напряжеыие Выход компаратора — нмзкий, Результат; 1001 1000 Установить бит О, ыапряжение Выход компаратора — высокий, Результат: 1001 1001 оставляет бит 3 устаыовлеыным.

на выходе ЦАЛ равно 3.04 В (2.968 0.078125) сбрасывает бит 2. на выходе ЦАЦ равно 3.007 В (2.8125 ь 0.039) сбрасывает бит 1. на выходе ЦАЦ равно 2.988 В (2.8125 ь 0.0195) оставляет бит 0 устаыовленным. При использовании 8-битного ЦАП с выходным напряжением 0...5 В, этому результату соответствует напряжение 2.5 -Р 0.3!25 -Р 0.15625 + 0.0195 = 2.988 В. Это не точно 3 В, но настолько близко, насколько можно получить с 8- битным преобразованием и опорным напряжением 5 В. 8-битный АЦП последовательного приближения может завершить преобразование за 8 тактов, независимо от входного напряжения. Требуется больше логических цепей, чем для следяшего АЦП, но зато скорость преобразования будет выше. 2.3.4.

АЦП двойного интегрирования АЦП двойного интегрирования (Рие. 2.4) использует интегратор, за которым следует компаратор и счетная логика. Сначала вход интегратора подключается к входному сигналу, и емкость интегратора заряжается до уровня входного напряжения в той же полярности. После определенного числа тактов, вход интегратора переключается к источнику опорного напряжения (Нйцю на Рис. 2.4), и емкость интегратора разряжается до величины этого напряжения. В тот момент, когда ключ замыкается на Чйбг), счетчик отсчитывает столько же тактов, сколько занимало время первоначального интегрирования. Когда напряжение на выходе интегратора падает ниже величины второго опорного напряжения (Чйбрз на Рис.

2.4), выход компаратора переходит в состояние ВЫСОКОГО логического уровня, счетчик останавливается, а значение счетчика соответствует величине входного напряжения. Более высокое входное напряжение позволяет емкости интегратора зарядиться до большей величины в течение времени первоначального интегрирования, что приводит к большему времени разряда до Чйбрз, и к большему выходному значению счетчика.

Меньшее значение напряжения на входе приводит к меньшему потенциалу на емкости интегратора, и, соответственно, к меньшему выходному числу. 2.3. "сины АППс ° 39 Вход Няеяс Выход Кяоч Счетчик о ч е ЮЭ х Ф я Ф и тх Е Ю Навея Время,т Время иитетриреяаиия Рис. 2.е. АПП двойного интегрирования Более простой интегрирующий АЦП с однссарным инщегрированнем, инициирует счетчик во время зарядки емкости, и останавливает счет, когда достигнуто опорное напряжение (вместо заряда за определенное время). Однако на преобразователь с одинарным интегрированием влияют погрешности тактовой частоты. Схема с двойным интегрированием устраняет проблемы точности синхронизации, так как один и тот же генератор тактовых импульсов применяется для задания времени зарядки емкости и для приращения (инкремента) содержимого счетчика.

Заметим, что кратковременное изменение — дрожание (в научной литературе называется джитгер) длительности тактовых импульсов и дрейф в течение одного преобразования будут влиять на точность результата. Преобразователь с двойным интегрированием тратит относительно длительное время на выполнение преобразования, зато присущая интегратору фильтрация устраняет шум. 40 ° Глава 2 Авалово-ци4ровые преобразователи 2.3.5.

Сигма-дельта АЦП Перед тем, как рассматривать непосредственно сиглза-дельта АЦГГ, следует изучить, как работает передискретизация (овегзатрйп8), поскольку это ключ к сигма-дельта архитектуре. На Рис. 2.5 показан зашумленный сигнал уровня 3 В с шумом, имеюшим размах 0.2 В. Как показано на рисунке, мы можем разбить этот сигнал на равные по времени промежутки. Четыре таких промежутка показаны на рисунке. Усреднением дискретных величин в промежутках мы можем отфильтровать шумы: (3.05+ 3.1+ 2.9+ 2.95)/4 = 3 В. Очевидно, что значения в этом примере несколько подогнаны, но данный пример иллюстрирует суть.

Если система способна дискретизировать данные в 4 раза быстрее, чем действительно необходимо, мы можем усреднять по 4 дискрета для лучшей фильтрации. Если система способна дискретизировать в 1О раз быстрее, мы можем усреднить! 0 выборок с еше лучшим результатом. Чем больше выборок мы можем усреднить, тем ближе наш цифровой результат будет к входной аналоговой величине. Препятствием в данном методе является необходимость повышения скорости работы АЦП и наличия специального программного обеспечения для усреднения данных.

На Рис. 2.6 показано, как работает сигма-дельта АЦП. Входной сигнал поступает на один вход дифференциального усилителя, выход которого соединен с НЧ-фильтром и компаратором. С выхода компаратора сигнал поступает на цифровой фильтр и 1-битный ЦАП. Выход ЦАП может переключаться между уровнями напряжения +Ч и — Ч. На примере, показанном на Рис. 2.6, +Ч вЂ” это 0.5 В, а — Ч вЂ” это — 0.5 В.

С выхода ЦАП сигнал поступает на другой вход дифференциального усилителя, так что выход дифференциального усилителя представляет собой разность между входным напряжением и напряжением на выходе ЦАП. В приведенном примере, входное напряжение составляет — 0.3 В, так что выход дифференциального усилителя будет либо — О. 8 В (когда выход ЦАП вЂ” 0.5 В), либо — 0.2 В (когда выход ЦАП О. 5 В). Сигнал с фильтра НЧ поступает на один из входов компаратора, а другой вход компаратора заземлен. Так, если в какой-либо момент сигнал на выходе фильтра выше потенциала земли, на выходе компаратора установится ВЫСОКИЙ логический уровень, а если выход фильтра окажется ниже потенциала земли, то выход компаратора перейдет в НИЗКИЙ логический уровень.

Главное, что следует запомнить — это то, что данная цепь пытается удержать выход фильтра вблизи 0 В. Как показано на Рис. 2.6, рабочий цикл или коэффициент заполнения импульсов на выхоле ЦАП, отсчитанный по уровню входного сигнала 0.3 В, 23. ТилмАПП ° 41 зв 2В 1в Время, ! Рис. 2.5. Передискретизация составляет 20%я, а пауза соответственно 80%. При этом входной сигнал на выходе ЦАП изменяется в диапазоне — 0.5...0.5 В.

Рабочий цикл в обшем виде— это отношение длительности импульса к периоду повторения. В конкретном примере (Рис. 2 б) рабочий цикл составляет 20%/(20% + 80%) = 20% = 0.2. Цифровой фильтр преобразует сигнал в двоичный цифровой код. Входной диапазон сигма-дельта преобразования составляет + тцяп. В примере на Рис. 2.6 используется входной диапазон ЦАП вЂ” 0.5...0. 5 В, то есть всего 1 В. Для уровней +1 В на выходе ЦАП полный размах сигнала составит 2 В. Главное преимугцество сигма-дельта преобразования — высокое разрешение.

В результате того, что обратная связь рабочего цикла может быть подстроена с разрешением в 1 такт, разрешение ограничено только тактовой частотой. Чем выше тактовая частота, тем выше разрешение. Все другие типы АЦП используют соединения резисторов, либо последовательного, либо лестничного типа. Последовательность резисторов па- раллельного АЦП, питаемая от источника опорного напряжения, обеспечивает требуемое опорное напряжение для каждого компаратора. В следящих АЦП и АЦП последовательного приближения цепочка резисторов — это часть ЦАП в цепи ОС. Проблема с цепочкой резисторов состоит в том, что точность сопротивлений напрямую влияет на точность результата АП-лре- 42 ° слава 2. Аоод ого-цабсровые ореобразоваос ела Сигма.дельта ацд Тахтоаые импульсы д Вход Выход лудап!в 1.0 0.9 0.8 0.7 ОЛ 0.5 0.4 О.З 02 О.1 0 -0.1 -02 -0.3 -0.4 -0.5 -0.6 Б+ мм тп о Ф м, о Время, С Рис.

2.6. Сигма-дельта АЦП образования. Хотя в современных АЦП используются очень точные резисторные (а иногда и конденсаторные) цепи с лазерной подгонкой параметров, определенные погрешности все же остаются. Сигма-дельта преобразователь не содержит резистивной цепочки. ЦАП в цепи ОС, с разрешением всего 1 бит, формирует на своем выходе значения, переключаюшиеся между +Чааг и — Чаег. Такой пРинцип обеспечивает более точный РезУльтат. 23. Типы АЦП и 43 Главный недостаток сигма-дельта преобразователя — небольшая скорость. Так как преобразователь работает с передискретизацией, преобразование занимает много тактов. Для данной тактовой частоты сигма-дельта преобразование медленнее, чем у других типов преобразования. Или, другими словами, для данной скорости преобразования, сигма-дельта преобразователь нуждается в более высокой тактовой частоте.

Другой недостаток сигма-дельта преобразователя — необходимость применения сложного цифрового фильтра, преобразующего информацию о рабочем цикле в выходное цифровое слово. Микросхемы сигма-дельта АЦП в одном корпусе стали широко доступны с появлением возможности размешать цифровые фильтры и устройства цифровой обработки сигналов на одном кристалле с аналоговыми цепями. 2.3.6. Собтшшиой АЦП Старшие значащие разряды результата(4 бита) Вход Младшие значащие разряды результата(4 бита) Рил. 3.7. Составной АЦП На Рис. 2.7 показана структурная схема составного АЦП. Здесь представлен пример исполнения 8-битного АЦП с 32 компараторами вместо 256. Составной АЦП содержит 4-битный (16 компараторов) параллельный преобразователь для формирования старших значащих битов результата. Сигнал с выхода этого преобразователя поступает на вход 4-битного ЦАП для формирования напряжения смещения.

Это напряжение затем вычитается из входного сигнала, и получаемая разность затем преобразуется другим 4-битным параллельным преобразователем для получения четырех младших битов. 44 ° Глава 2. Аналого-цц4ровые преооразовагпели Если на вход такого преобразователя, рассчитанного на диапазон входных напряжений 0...5 В подать Чвх = 3.1 В (Рис. 2.7), то пикл преобразования можно было бы представить следующим образом; Число на выходе верхнего (на Рис. 2.7) преобразователя .9 Напряжение на выходе ЦАП.........9 х 16 х ! 9.53 мВ = 2.8125 В Напряжение на выходе вычитателя ...